一种任意采样率的基带数据生成方法及生成系统技术方案

本发明专利技术涉及一种任意采样率的基带数据生成方法及生成系统，采用基带数据生成系统实现，该基带数据生成系统包括FPGA、数模转换模块和电平处理模块，本发明专利技术中FPGA根据基带信号的码率，以及分频系数和倍频系数，产生正弦波信号，将滤波后的正弦波信号作为FPGA的输入时钟，产生频率与基带信号的码率数值相同的时钟信号，实现基带数据的均匀输出，本发明专利技术根据信号码率实时计算输出信号时钟，不仅可以满足码率连续可变的要求，而且适用于传输数据码率较高的系统，并且本发明专利技术方法设计简单，耗费硬件资源少，易于实现，应用广泛。

【技术实现步骤摘要】
一种任意采样率的基带数据生成方法及生成系统
本专利技术涉及一种任意采样率的基带数据生成方法及生成系统，属于信号处理领域。
技术介绍
在现有的信号采样设计中，为了适应数据码率连续可变的要求，一种方法是根据传输数据的码率，采用重新配置参数来改变DAC的采样率，使采样点数固定不变，这种方法实现复杂，而且受硬件平台限制，实用性不强；另一种方法是采用内插滤波器进行分数倍插值，这种方法在数据码率比较高时，设计复杂，耗费硬件资源大，得不到广泛应用。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种任意采样率的基带数据生成方法，该方法根据信号码率实时计算数据输出时钟，实现了信号的均匀输出，不仅适应了数据码率连续可变的要求，而且适用于传输数据码率较高的系统，该方法设计简单，耗费硬件资源少，易于实现，应用广泛。本专利技术的另外一个目的在于提供一种任意采样率的基带数据生成系统。本专利技术的上述目的主要是通过如下技术方案予以实现的：一种任意采样率的基带数据生成方法，采用基带数据生成系统实现，所述基带数据生成系统包括FPGA、数模转换模块和电平处理模块，具体实现方法包括如下步骤：步骤(1)、FPGA根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f1满足Q1≤f1≤Q2，其中Q1、Q2分别为频率f1的下限和上限值；步骤(2)、数模转换模块将从FPGA接收的频率为f1的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；步骤(3)、电平处理模块将从数模转换模块接收的频率为f1的模拟信号进行滤波处理，并将滤波处理后的频率为f1的模拟信号作为FPGA的输入时钟；步骤(4)、FPGA接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，并满足频率f2的数值与基带信号的码率Rb的数值相同；FPGA根据所述频率为f2的时钟信号采集基带信号向外输出。在上述任意采样率的基带数据生成方法中，所述步骤(1)中FPGA根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号的具体方法如下：(1.1)、FPGA根据基带信号的码率Rb，以及第一分频系数D和第一倍频系数M，计算正弦波信号的频率f1，具体公式如下：(1.2)、根据正弦波信号的频率f1和参考时钟频率f0，计算NCO的步进量FCW，具体公式如下：其中：N为NCO的位数；(1.3)、根据NCO的步进量FCW产生频率为f1的正弦波信号。在上述任意采样率的基带数据生成方法中，所述步骤(1)中频率f1满足10MHz≤f1≤20MHz。在上述任意采样率的基带数据生成方法中，所述步骤(4)中FPGA接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，其中频率f2通过如下公式计算得到：在上述任意采样率的基带数据生成方法中，所述步骤(4)中FPGA通过锁相环产生频率为f2的时钟信号。在上述任意采样率的基带数据生成方法中，所述FPGA包括系数生成模块、正弦波信号产生模块、时钟信号产生模块和基带信号产生模块，其中：系数生成模块：生成第一分频系数D和第一倍频系数M，输出给正弦波信号产生模块；生成第二分频系数D'和第二倍频系数M'，输出给时钟信号产生模块；正弦波信号产生模块：接收系数生成模块输出的第一分频系数D和第一倍频系数M，根据基带信号的码率Rb，计算正弦波信号的频率f1，具体公式如下：根据正弦波信号的频率f1和参考时钟频率f0，计算NCO的步进量FCW，具体公式如下：其中：N为NCO的位数；根据NCO的步进量FCW产生频率为f1的正弦波信号；并将所述正弦波信号输出给数模转换模块；时钟信号产生模块：接收系数生成模块输出的第二分频系数D'和第二倍频系数M'，接收电平处理模块输出的频率为f1的时钟信号，产生频率为f2的时钟信号，输出给基带信号产生模块，并满足频率f2的数值与基带信号的码率Rb的数值相同，其中频率f2通过如下公式计算得到：基带信号产生模块：接收时钟信号产生模块输出的频率为f2的时钟信号，根据所述频率为f2的时钟信号采集基带信号向外输出。在上述任意采样率的基带数据生成方法中，满足第一分频系数D与第二倍频系数M'相等，第一倍频系数M与第二分频系数D'相等。在上述任意采样率的基带数据生成方法中，所述步骤(1)中FPGA生成第一分频系数D和第一倍频系数M的具体方法如下：(1.1)、令M0＝1；(1.2)、令i＝0、1、2……；(1.3)、若B-A>1，则M＝Mi；进入步骤(1.5)；(1.4)、若B-A≤1，则将Mi+1赋值给Mi，返回步骤(1.2)；(1.5)、D为B向下取整。在上述任意采样率的基带数据生成方法中，所述步骤(4)中FPGA生成第二分频系数D'取值为第一倍频系数M，第二倍频系数M'取值为第一分频系数D。一种任意采样率的基带数据生成系统，包括FPGA、数模转换模块和电平处理模块，其中：FPGA：根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f1满足Q1≤f1≤Q2，其中Q1、Q2分别为频率f1的下限和上限值；接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，并满足频率f2的数值与基带信号的码率Rb的数值相同；根据所述频率为f2的时钟信号采集基带信号向外输出；数模转换模块：将从FPGA接收的频率为f1的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；电平处理模块：将从数模转换模块接收的频率为f1的模拟信号进行滤波处理，并将滤波处理后的频率为f1的模拟信号作为FPGA的输入时钟。在上述任意采样率的基带数据生成系统中，所述FPGA包括系数生成模块、正弦波信号产生模块、时钟信号产生模块和基带信号产生模块，其中：系数生成模块：生成第一分频系数D和第一倍频系数M，输出给正弦波信号产生模块；生成第二分频系数D'和第二倍频系数M'，输出给时钟信号产生模块；正弦波信号产生模块：接收系数生成模块输出的第一分频系数D和第一倍频系数M，根据基带信号的码率Rb，计算正弦波信号的频率f1，具体公式如下：根据正弦波信号的频率f1和参考时钟频率f0，计算NCO的步进量FCW，具体公式如下：其中：N为NCO的位数；根据NCO的步进量FCW产生频率为f1的正弦波信号；并将所述正弦波信号输出给数模转换模块；时钟信号产生模块：接收系数生成模块输出的第二分频系数D'和第二倍频系数M'，接收电平处理模块输出的频率为f1的时钟信号，产生频率为f2的时钟信号，输出给基带信号产生模块，并满足频率f2的数值与基带信号的码率Rb的数值相同，其中频率f2通过如下公式计算得到：基带信号产生模块：接收时钟信号产生模块输出的频率为f2的时钟信号，根据所述频率为f2的时钟信号采集基带信号向外输出。本专利技术与现有技术相比的优点在于：(1)、本文档来自技高网...

【技术保护点】
一种任意采样率的基带数据生成方法，其特征在于：采用基带数据生成系统实现，所述基带数据生成系统包括FPGA、数模转换模块和电平处理模块，具体实现方法包括如下步骤：步骤(1)、FPGA根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f1满足Q1≤f1≤Q2，其中Q1、Q2分别为频率f1的下限和上限值；步骤(2)、数模转换模块将从FPGA接收的频率为f1的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；步骤(3)、电平处理模块将从数模转换模块接收的频率为f1的模拟信号进行滤波处理，并将滤波处理后的频率为f1的模拟信号作为FPGA的输入时钟；步骤(4)、FPGA接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，并满足频率f2的数值与基带信号的码率Rb的数值相同；FPGA根据所述频率为f2的时钟信号采集基带信号向外输出。

【技术特征摘要】
1.一种任意采样率的基带数据生成方法，其特征在于：采用基带数据生成系统实现，所述基带数据生成系统包括FPGA、数模转换模块和电平处理模块，具体实现方法包括如下步骤：步骤(1)、FPGA根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f1满足Q1≤f1≤Q2，其中Q1、Q2分别为频率f1的下限和上限值；步骤(2)、数模转换模块将从FPGA接收的频率为f1的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；步骤(3)、电平处理模块将从数模转换模块接收的频率为f1的模拟信号进行滤波处理，并将滤波处理后的频率为f1的模拟信号作为FPGA的输入时钟；步骤(4)、FPGA接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，并满足频率f2的数值与基带信号的码率Rb的数值相同；FPGA根据所述频率为f2的时钟信号采集基带信号向外输出。2.根据权利要求1所述的任意采样率的基带数据生成方法，其特征在于：所述步骤(1)中FPGA根据基带信号的码率Rb、以及第一分频系数D和第一倍频系数M，产生频率为f1的正弦波信号的具体方法如下：(1.1)、FPGA根据基带信号的码率Rb，以及第一分频系数D和第一倍频系数M，计算正弦波信号的频率f1，具体公式如下：(1.2)、根据正弦波信号的频率f1和参考时钟频率f0，计算NCO的步进量FCW，具体公式如下：其中：N为NCO的位数；(1.3)、根据NCO的步进量FCW产生频率为f1的正弦波信号。3.根据权利要求1所述的任意采样率的基带数据生成方法，其特征在于：所述步骤(1)中频率f1满足10MHz≤f1≤20MHz。4.根据权利要求1所述的任意采样率的基带数据生成方法，其特征在于：所述步骤(4)中FPGA接收电平处理模块输出的频率为f1的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f1的时钟信号，产生频率为f2的时钟信号，其中频率f2通过如下公式计算得到：5.根据权利要求4所述的任意采样率的基带数据生成方法，其特征在于：所述步骤(4)中FPGA通过锁相环产生频率为f2的时钟信号。6.根据权利要求1～5之一所述的任意采样率的基带数据生成方法，其特征在于：所述FPGA包括系数生成模块、正弦波信号产生模块、时钟信号产生模块和基带信号产生模块，其中：系数生成模块：生成第一分频系数D和第一倍频系数M，输出给正弦波信号产生模块；生成第二分频系数D'和第二倍频系数M'，输出给时钟信号产生模块；正弦波信号产生模块：接收系数生成模块输出的第一分频系数D和第一倍频系数M，根据基带信号的码率Rb，计算正弦波信号的频率f1，具体公式如下：根据正弦波信号的频率f1和参考时钟频率f0，计算NCO的步进量FCW，具体公式如下：其中：N为NCO的位数；根据NCO的步进量FCW产生频率为f1的正弦波信号；并将所述正弦波信号输出给数模转换模块；时钟信号产生模块：接收系数生成模块输出的第二分频系数D'和第二倍频系数M'，接收电平处理模块输出的频率为f1的时钟信号，产生频率为f2的时钟信号...

【专利技术属性】
技术研发人员：武光辉，李英飞，李晓亮，王丽，郑建君，吴鹏程，
申请(专利权)人：北京遥测技术研究所，航天长征火箭技术有限公司，
类型：发明
国别省市：北京,11