本发明专利技术涉及一种具有堆叠结构的抗多节点翻转的存储单元，该存储单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、存取晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一位线、第二位线和字线；所述存取晶体管包括第七NMOS晶体管和第八NMOS晶体管。本发明专利技术能够对单粒子单节点翻转和由于电荷共享导致的单粒子双节点翻转进行自恢复，提高了系统的可靠性；由于存储单元属于锁存器，因此本存储单元也是一个抗辐射锁存器的加固单元。
【技术实现步骤摘要】
具有堆叠结构的抗多节点翻转的存储单元
本专利技术涉及集成电路
，尤其是一种具有堆叠结构的抗多节点翻转的存储单元。
技术介绍
随着集成电路工艺技术的发展，存储单元变得越来越易受到辐射的影响，由辐射粒子引起的单粒子翻转(singleeventupset,SEU)已经成为了影响存储器尤其是静态随机存储器(staticrandomaccessmemory,SRAM)可靠性的重要因素之一。在空间环境中，当辐射粒子如α粒子或质子等轰击SRAM器件敏感节点时，将会产生额外的电荷，这些电荷会改变存储单元的存储值，产生SEU，这种不会引起器件发生永久性错误，但可能会导致电子系统出错的现象又称之为软错误。标准的6管存储单元常用于现代电子系统的存储器中，传统的标准6管存储单元以及6管存储单元受到辐射粒子轰击产生的波形示意图如图1和图2所示。标准6管存储单元包括两个PMOS晶体管：101和102，四个NMOS晶体管：103、104、105和106，其中NMOS晶体管105和NMOS晶体管106为存取晶体管，位线BL和BLN分别连接105和106的漏极，字线WL同时连接105和106的栅极，并控制存取晶体管105和106的开关状态。如图2所示，当节点Q存储的值为“1”，节点QN存储的值为“0”时，辐射粒子轰击存储节点Q，使得节点Q的存储值由“1”翻转到“0”，由于PMOS晶体管如图1中的101和102所示，及NMOS晶体管如图1中的103和104所示，构成了一个正反馈网络，导致节点QN的存储值由“0”翻转到“1”，最终使得6管存储单元存储的值发生翻转，电子系统可靠性变差。随着工艺尺寸的减小，电源电压的降低和节点电容的不断减小，已经使得存储器对辐射粒子更加敏感，同时存储单元密度的不断增加，使得一次粒子辐射将会由于电荷共享效应而导致存储单元中多个节点的电压发生翻转，进一步降低了存储器的可靠性。
技术实现思路
本专利技术的目的在于提供一种能够对单粒子单节点翻转和由于电荷共享导致的单粒子双节点翻转进行自恢复，提高系统的可靠性的具有堆叠结构的抗多节点翻转的存储单元。为实现上述目的，本专利技术采用了以下技术方案：一种具有堆叠结构的抗多节点翻转的存储单元，该存储单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、存取晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一位线、第二位线和字线；所述存取晶体管包括第七NMOS晶体管和第八NMOS晶体管；所述第八NMOS晶体管的漏极连接在第二位线上，第八NMOS晶体管的源极同时连接第三NMOS晶体管的漏极、第六NMOS晶体管的栅极、第一NMOS晶体管的栅极、第一PMOS晶体管的栅极和第四NMOS晶体管漏极，第八NMOS晶体管的源极、第三NMOS晶体管的漏极、第六NMOS晶体管的栅极、第一NMOS晶体管的栅极、第一PMOS晶体管的栅极和第四NMOS晶体管的漏极的之间的电路节点为Q；所述第三NMOS晶体管的栅极同时连接第三PMOS晶体管的栅极、第一NMOS晶体管的漏极、第五NMOS晶体管的栅极、第七NMOS晶体管的源极和第二NMOS晶体管的漏极，第三NMOS晶体管的栅极、第三PMOS晶体管的栅极、第一NMOS晶体管的漏极和第五NMOS晶体管的栅极、第七NMOS晶体管的源极和第二NMOS晶体管的漏极之间的电路节点为QN；所述第七NMOS晶体管的栅极和第八NMOS晶体管的栅极均连接在字线上，第七NMOS晶体管的漏极连接在第一位线上；所述第三PMOS晶体管的漏极连接第四NMOS晶体管的源极；第一PMOS晶体管的漏极连接第二NMOS晶体管的源极；所述第二NMOS晶体管的栅极同时连接第二PMOS晶体管的栅极、第四PMOS晶体管的漏极和第六NMOS晶体管的漏极，第二NMOS晶体管的栅极、第二PMOS晶体管的栅极、第四PMOS晶体管的漏极和第六NMOS晶体管的漏极之间的电路节点为节点S0；所述第四NMOS晶体管的栅极同时连接第四PMOS晶体管的栅极、第二PMOS晶体管的漏极和第五NMOS晶体管的漏极，第四NMOS晶体管的栅极、第四PMOS晶体管的栅极、第二PMOS晶体管的漏极和第五NMOS晶体管的漏极之间的电路节点为节点S1；供电电压VDD同时连接第三PMOS晶体管的源极、第四PMOS晶体管的源极、第二PMOS晶体管的源极和第一PMOS晶体管的源极；电源地同时连接第三NMOS晶体管的源极、第六NMOS晶体管的源极、第五NMOS晶体管的源极和第一NMOS晶体管的源极。当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元处于存操作状态的具体过程为：当字线为低电平“0”时，第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第四NMOS晶体管、第六NMOS晶体管处于开态，第一PMOS晶体管、第四PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第五NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管均处于关态，完成所述存储单元的存操作。当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行读操作状态的具体过程为：首先，第一位线和第二位线被预充电到供电电源VDD，当字线为高电平“1”时，七号NMOS晶体管和第八NMOS晶体管处于开态，节点Q保持高电平“1”状态，节点QN保持低电平“0”状态，第一位线通过第七NMOS晶体管和第一NMOS晶体管进行放电；然后，外围电路中的灵敏放大器将根据第一位线和第二位线之间的电压差，将所述存储单元的存储状态输出，完成存储单元的读操作。当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行写操作状态的具体过程为：将第二位线下拉到低电平“0”，同时将第一位线上拉到高电平“1”，当字线为高电平“1”时，第七NMOS晶体管和第八NMOS晶体管处于开态，节点Q被下拉到低电平“0”，节点QN被上拉到高电平“1”，此时，第一PMOS晶体管、第四PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第五NMOS晶体管处于开态，第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第四NMOS晶体管和第六NMOS晶体管处于关态，当字线回落到低电平“0”时，第七NMOS晶体管和第八NMOS晶体管处于关态，所述节点Q、节点QN、节点S0和节点S1均处于稳定状态，完成所述存储单元的写操作。由上述技术方案可知，本专利技术的优点在于：第一，本专利技术采用12个晶体管构成一个具有堆叠结构的抗多粒子翻转的存储单元，其中，PMOS晶体管有4个，分别是第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管；NMOS晶体管有8个，分别是第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管和第八NMOS晶体管为存取晶体管，分别连接第一位线和第二位线上，同时它们由字线来控制开关操本文档来自技高网...
【技术保护点】
一种具有堆叠结构的抗多节点翻转的存储单元，其特征在于：该存储单元包括第一PMOS晶体管(301)、第二PMOS晶体管(302)、第三PMOS晶体管(303)、第四PMOS晶体管(304)、存取晶体管、第一NMOS晶体管(305)、第二NMOS晶体管(306)、第三NMOS晶体管(307)、第四NMOS晶体管(308)、第五NMOS晶体管(309)、第六NMOS晶体管(310)、第一位线(BLN)、第二位线(BL)和字线(WL)；所述存取晶体管包括第七NMOS晶体管(311)和第八NMOS晶体管(312)；所述第八NMOS晶体管(312)的漏极连接在第二位线(BL)上，第八NMOS晶体管(312)的源极同时连接第三NMOS晶体管(307)的漏极、第六NMOS晶体管(310)的栅极、第一NMOS晶体管(305)的栅极、第一PMOS晶体管(301)的栅极和第四NMOS晶体管(308)漏极，第八NMOS晶体管(312)的源极、第三NMOS晶体管(307)的漏极、第六NMOS晶体管(310)的栅极、第一NMOS晶体管(305)的栅极、第一PMOS晶体管(301)的栅极和第四NMOS晶体管(308)的漏极的之间的电路节点为Q；所述第三NMOS晶体管(307)的栅极同时连接第三PMOS晶体管(303)的栅极、第一NMOS晶体管(305)的漏极、第五NMOS晶体管(309)的栅极、第七NMOS晶体管(311)的源极和第二NMOS晶体管(306)的漏极，第三NMOS晶体管(307)的栅极、第三PMOS晶体管(303)的栅极、第一NMOS晶体管(305)的漏极和第五NMOS晶体管(309)的栅极、第七NMOS晶体管(311)的源极和第二NMOS晶体管(306)的漏极之间的电路节点为QN；所述第七NMOS晶体管(311)的栅极和第八NMOS晶体管(312)的栅极均连接在字线(WL)上，第七NMOS晶体管(311)的漏极连接在第一位线(BLN)上；所述第三PMOS晶体管(303)的漏极连接第四NMOS晶体管(308)的源极；第一PMOS晶体管(301)的漏极连接第二NMOS晶体管(306)的源极；所述第二NMOS晶体管(306)的栅极同时连接第二PMOS晶体管(302)的栅极、第四PMOS晶体管(304)的漏极和第六NMOS晶体管(310)的漏极，第二NMOS晶体管(306)的栅极、第二PMOS晶体管(302)的栅极、第四PMOS晶体管(304)的漏极和第六NMOS晶体管(310)的漏极之间的电路节点为节点S0；所述第四NMOS晶体管(308)的栅极同时连接第四PMOS晶体管(304)的栅极、第二PMOS晶体管(302)的漏极和第五NMOS晶体管(309)的漏极，第四NMOS晶体管(308)的栅极、第四PMOS晶体管(304)的栅极、第二PMOS晶体管(302)的漏极和第五NMOS晶体管(309)的漏极之间的电路节点为节点S1；供电电压VDD同时连接第三PMOS晶体管(303)的源极、第四PMOS晶体管(304)的源极、第二PMOS晶体管(302)的源极和第一PMOS晶体管(301)的源极；电源地同时连接第三NMOS晶体管(307)的源极、第六NMOS晶体管(310)的源极、第五NMOS晶体管(309)的源极和第一NMOS晶体管(305)的源极。...
【技术特征摘要】
1.一种具有堆叠结构的抗多节点翻转的存储单元，其特征在于：该存储单元包括第一PMOS晶体管(301)、第二PMOS晶体管(302)、第三PMOS晶体管(303)、第四PMOS晶体管(304)、存取晶体管、第一NMOS晶体管(305)、第二NMOS晶体管(306)、第三NMOS晶体管(307)、第四NMOS晶体管(308)、第五NMOS晶体管(309)、第六NMOS晶体管(310)、第一位线(BLN)、第二位线(BL)和字线(WL)；所述存取晶体管包括第七NMOS晶体管(311)和第八NMOS晶体管(312)；所述第八NMOS晶体管(312)的漏极连接在第二位线(BL)上，第八NMOS晶体管(312)的源极同时连接第三NMOS晶体管(307)的漏极、第六NMOS晶体管(310)的栅极、第一NMOS晶体管(305)的栅极、第一PMOS晶体管(301)的栅极和第四NMOS晶体管(308)漏极，第八NMOS晶体管(312)的源极、第三NMOS晶体管(307)的漏极、第六NMOS晶体管(310)的栅极、第一NMOS晶体管(305)的栅极、第一PMOS晶体管(301)的栅极和第四NMOS晶体管(308)的漏极的之间的电路节点为Q；所述第三NMOS晶体管(307)的栅极同时连接第三PMOS晶体管(303)的栅极、第一NMOS晶体管(305)的漏极、第五NMOS晶体管(309)的栅极、第七NMOS晶体管(311)的源极和第二NMOS晶体管(306)的漏极，第三NMOS晶体管(307)的栅极、第三PMOS晶体管(303)的栅极、第一NMOS晶体管(305)的漏极和第五NMOS晶体管(309)的栅极、第七NMOS晶体管(311)的源极和第二NMOS晶体管(306)的漏极之间的电路节点为QN；所述第七NMOS晶体管(311)的栅极和第八NMOS晶体管(312)的栅极均连接在字线(WL)上，第七NMOS晶体管(311)的漏极连接在第一位线(BLN)上；所述第三PMOS晶体管(303)的漏极连接第四NMOS晶体管(308)的源极；第一PMOS晶体管(301)的漏极连接第二NMOS晶体管(306)的源极；所述第二NMOS晶体管(306)的栅极同时连接第二PMOS晶体管(302)的栅极、第四PMOS晶体管(304)的漏极和第六NMOS晶体管(310)的漏极，第二NMOS晶体管(306)的栅极、第二PMOS晶体管(302)的栅极、第四PMOS晶体管(304)的漏极和第六NMOS晶体管(310)的漏极之间的电路节点为节点S0；所述第四NMOS晶体管(308)的栅极同时连接第四PMOS晶体管(304)的栅极、第二PMOS晶体管(302)的漏极和第五NMOS晶体管(309)的漏极，第四NMOS晶体管(308)的栅极、第四PMOS晶体管(304)的栅极、第二PMOS晶体管(302)的漏极和第五NMOS晶体管(309)的漏极之间的电路节点为节点S1；供电电压VDD同时连接第三PMOS晶体管(303)的源极、第四PMOS晶...
【专利技术属性】
技术研发人员：黄正峰，李雪健，吴明，鲁迎春，倪天明，梁华国，易茂祥，欧阳一鸣，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。