一种降低芯片功耗的系统技术方案

本实用新型专利技术公开了一种降低芯片功耗的系统，涉及集成电路领域。该系统包括：余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。本实用新型专利技术的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，使电压始终为能满足当前系统要求频率的最小值。

【技术实现步骤摘要】
一种降低芯片功耗的系统
本技术涉及集成电路领域，特别是涉及一种降低芯片功耗的系统。
技术介绍
在电池供电产品中，芯片功耗决定着产品的使用时间和电池的寿命。随着电池供电产品种类越来越多，使用场景越来越复杂，对降低芯片功耗的要求也越来越高。芯片功耗由工作时的动态功耗和待机时的漏电功耗两部分组成。一般来说，动态功耗是静态功耗的数千倍。因此，优化芯片的动态功耗对降低芯片的平均功耗贡献巨大。根据欧姆定律，芯片的功耗和电压的平方成正比，因此，降低芯片电压能带来平方倍数关系的功耗收益。但是，电压降低也会降低芯片的最大工作频率，这样会影响芯片的性能；同时，芯片某一时刻的工作频率不能预先确定，是由芯片上的系统软件根据当前执行任务的需求而定。因此，需要一种机制来实现随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统软件要求频率的最小值。
技术实现思路
本技术的主要目的在于提供一种降低芯片功耗的系统，旨在实现随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统软件要求频率的最小值。为实现上述目的，本技术提供一种降低芯片功耗系统，包括：余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。优选地，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述功能自测试电路将处理后的触发器输出信号发送至所述反馈电路，所述反馈电路发送反馈信号至所述多个触发器输入端。优选地，所述功能自测试电路连接于所述降低芯片功耗系统中的电源模块，并发送电压调整信号至所述电源模块以改变电路电压。优选地，所述功能自测试电路连接于时钟切换控制电路，并发送时钟切换指示信号至所述时钟切换控制电路，以改变所述电路的时钟频率。优选地，所述多个触发器包括还包括时钟输入端，所述时钟输入端连接与所述时钟发生电路，接收所述时钟发生电路的时钟信号。本技术的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，在得到最合适的电压值后，再输出信号给时钟切换电路，完成改变芯片上功能电路部分的时钟频率，随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统要求频率的最小值。附图说明图1为本技术降低芯片功耗的方法的流程示意图；图2为本技术降低芯片功耗系统的原理示意图；图3为本技术中余量探测电路的原理示意图。本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。下面结合附图对本技术进一步说明。如图1所示，本技术提供一种降低芯片功耗的方法，包括以下步骤：S1、检测当前电路的频率变化，并判断当前频率变化趋势是否为下降。在具体实施例中，是通过余量探测电路检测当前电路的频率变化，并判断当前频率是上升还是下降。余量探测电路一直处于工作状态，保持监听从时钟发生电路输入的时钟信号。当电路的频率发生变化时，余量探测电路判断时钟频率的变化趋势是升高还是降低具体地，查找当前电路中具有最长组合逻辑的第N触发器FFn，若所述FFn由正常工作变为不正常工作时，则判断当前频率为上升；若所述FFn由不正常工作变为正常工作时，则判断当前频率为下降。S2、若当前电路频率下降，则发送时钟切换指示信号。具体地，当前电路频率下降时，余量探测电路发送时钟切换指示信号至时钟切换控制电路。S3、查找当前电路中能正确工作并具有最长组合逻辑的第X触发器，记为FFx。如图3所示，余量探测电路中包括多个并联的触发器，分别记为FF0、FF1、FF2、FF3……FFn，具有最长组合逻辑的触发器即为FFn。当FFn在正确工作时，表示当前电路频率最高，当只有FF1在正确工作时，表示当前电路频率最低。S4、将查找到的所述FFx与当前电路中能正确工作并具有最短组合逻辑的第一触发器FF1进行比较，当x>1时，降低当前电路电压，并返回步骤S3；当x=1时，判断当前电路电压已达到电路承受的最小值，结束电压调整。本技术的技术方案通过检测当前时钟频率，动态地调整当前电路电源的输出电压，在得到最合适的电压值后，再输出信号给时钟切换电路，完成改变芯片上功能电路部分的时钟频率，随着芯片工作频率的变化动态调整电压，使电压始终为能满足当前系统要求频率的最小值。优选地，所述检测当前电路的频率变化，并判断当前频率变化趋势是否为下降还包括：所述当前电路频率变化趋势为上升时，包括以下步骤：S11、判断电路中具有最短组合逻辑的第一触发器FF1是否正确工作，并判断当前电路电压是否已经达到预设工作电压；S12、若所述第一触发器FF1不能正确工作，并且当前电路电压低于预设工作电压，则升高当前电路电压，并返回步骤S11；S13、若所述第一触发器FF1不能正确工作，且当前电路电压已达到预设的工作电压，则结束电压调整。当所述第一触发器FF1不能正确工作时，表示当前电路的频率升高，则电路需升高电路电压以满足芯片系统的正常工作。优选地，所述结束电压调整之后还包括：时钟切换控制电路接收切换指示信号，以完成改变电路的时钟频率。时钟切换控制电路接收余量探测电路发送的切换指示信号，改变当前电路的时钟信号，以完成当前电路电压的变化。本技术提供还一种降低芯片功耗系统，如图2所示，所述系统包括：余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。电路中还连接有电源，用于为整个芯片系统供电。优选地，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述功能自测试电路将处理后的触发器输出信号发送至所述反馈电路，所述反馈电路发送反馈信号至所述多个触发器输入端。如图3所示，余量探测电路中包括多个并联的触发器，分别记为FF0、FF1、FF2、FF3……FFn。其中FF1到FF0的时延为DELAY1，FF2到FF1的时延为DELAY2……，FFn到FFn-1时延为DELAYn。其中DELAY1等于或略大于芯片系统中其他功能电路最长路径的延时，因此，如果FF1在每个时钟周期都能采集到正确的值，即能保证芯片系统其他功能电路在当前时钟频率下也能正确工作。FF1至FFn的值反馈给第一级FF0，在正确工作时，FF1至FFn采集到的值在每个时钟周期内会不断变化，这样功能自测试电路就能判断FF1至FFn中任意一个触发器是否正确工作。优选地，所述功能自测试电路连接于所述降低芯片功耗系统中的电源模块，并发送电压调整信号至所述电源模本文档来自技高网...

【技术保护点】
一种降低芯片功耗系统，其特征在于，所述系统包括：余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。

【技术特征摘要】
1.一种降低芯片功耗系统，其特征在于，所述系统包括：余量探测电路，用于检测当前电路的频率变化、判断当前频率变化趋势，调整电路输出电压并发送时钟切换指示信号；时钟发生电路，分别连接于芯片主控单元和余量探测电路，用于根据所述主控单元的需求改变输出时钟的频率，并将该时钟频率输出至所述余量探测电路；时钟切换控制电路，连接与所述余量探测电路，接收所述余量探测电路发送的时钟切换指示信号，并将时钟切换指示信号发送至芯片主控单元。2.根据权利要求1所述的系统，其特征在于，所述余量探测电路包括多个并联的触发器，多个触发器的输出端分别连接于反馈电路和功能自测试电路，所述...

【专利技术属性】
技术研发人员：熊辉兵，
申请(专利权)人：成都蓉芯微科技有限公司，
类型：新型
国别省市：四川,51