用于系统级封装的防静电装置制造方法及图纸

本发明专利技术涉及一种用于系统级封装的防静电装置，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)：其中，TSV区(102)、隔离区(103)及三极管(104)均设置于Si衬底(101)内；TSV区(102)设置于三极管(104)两侧；隔离区(103)设置于三极管(104)与TSV区(102)之间，用于在Si衬底(101)内对三极管(104)进行隔离；TSV区(102)内的材料为铜；第一绝缘层(106)和第二绝缘层(107)分别设置于Si衬底(101)上表面和下表面。本发明专利技术通过在防静电装置上设置三极管作为ESD防护器件形成系统级封装的防静电装置，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的防静电装置
本专利技术属半导体集成电路
，特别涉及一种用于系统级封装的防静电装置。
技术介绍
随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维封装技术的优势不言而喻。基于硅通孔(Through-SiliconVia，简称TSV)的三维封装(3D-TSV)具有高速互连、高密度集成、小型化等特点，同时表现出同质和异质功能整合等优点，成为近年来半导体技术最热门的研究方向之一。尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后本文档来自技高网...

【技术保护点】
一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)：其中，所述TSV区(102)、所述隔离区(103)及所述三极管(104)均设置于所述Si衬底(101)内；所述TSV区(102)设置于所述三极管(104)两侧；所述隔离区(103)设置于所述三极管(104)与所述TSV区(102)之间，用于在所述Si衬底(101)内对所述三极管(104)进行隔离；所述TSV区(102)内的材料为铜；所述第一绝缘层(106)和所述第二绝缘层(107)分别设置于...

【技术特征摘要】
1.一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)：其中，所述TSV区(102)、所述隔离区(103)及所述三极管(104)均设置于所述Si衬底(101)内；所述TSV区(102)设置于所述三极管(104)两侧；所述隔离区(103)设置于所述三极管(104)与所述TSV区(102)之间，用于在所述Si衬底(101)内对所述三极管(104)进行隔离；所述TSV区(102)内的材料为铜；所述第一绝缘层(106)和所述第二绝缘层(107)分别设置于所述Si衬底(101)上表面和下表面；所述互连线(105)设置于所述第一绝缘层(106)内，用于连接所述TSV区(102)的第一端面和所述三极管(104)；所述铜凸点(108)设置于所述TSV区(102)的第二端面上。2.根据权利要求1所述的防静电装置，其特征在于，所述三极管(104)包括：器件沟槽(1041)、三极管的埋层(1042)、三极管的集电极接触区(1043)、三极管的基区接触区(1044)和三极管的发射区(1045)；其中，所述三极管的埋层(1042)位于所述器件沟槽(1041)下端；所述三极管的集电极接触区(1043)、所述三极管的基区接触区(1044)和所述三极管的发...

【专利技术属性】
技术研发人员：尹晓雪，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61