功率半导体器件制造技术

本申请公开了功率半导体器件。该功率半导体器件包括：位于半导体衬底中的多个沟槽，半导体衬底为第一掺杂类型，多个沟槽包括分别位于半导体衬底的第一区域至第三区域的第一至第三沟槽；位于第一沟槽和第二沟槽中的分裂栅结构；分别位于第三沟槽下部和上部的屏蔽布线和隔离层；以及与源区、栅极导体和屏蔽布线分别电连接的源极电极、栅极电极和屏蔽电极，其中，屏蔽电极经由穿过隔离层的接触孔到达屏蔽布线，屏蔽布线与屏蔽导体电连接。该功率半导体器件利用独立引出电极的屏蔽布线改善电荷平衡效果，并且采用隔离层使得不同区域的分裂栅结构和屏蔽布线可以在公共的步骤中形成，从而降低制造成本。

【技术实现步骤摘要】
功率半导体器件
本技术涉及电子器件
，更具体地，涉及功率半导体器件。
技术介绍
功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。VDMOS场效应晶体管包括在半导体衬底的相对表面上形成的源区和漏区，在导通状态下，电流主要沿着半导体衬底的纵向流动。在功率半导体器件的高频运用中，更低的导通损耗和开关损耗是评价器件性能的重要指标。在VDMOS场效应晶体管的基础上，进一步发展了沟槽型MOS场效应晶体管，其中，在沟槽中形成栅极导体，在沟槽侧壁上形成栅极电介质以隔开栅极导体和半导体层，从而沿着沟槽侧壁的方向在半导体层中形成沟道。沟槽(Trench)工艺由于将沟道从水平变成垂直，消除了平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小。在此基础上增加原胞密度，提高单位面积芯片内沟道的总宽度，就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和高性能的目标，因此沟槽工艺越来越多运用于新型功率半导体器件中。然而，随着单元密度的提高，极间电阻会加大，开关损耗相应增大，栅漏电容Cgd直接关系到器件的开关特性。为了减小栅漏电容Cgd，进一步发展了分裂栅沟槽(SplitGateTrench，缩写为SGT)型功率半导体器件，其中，栅极导体延伸到漂移区，同时栅极导体与漏极之间采用厚氧化物隔开，从而减少了栅漏电容Cgd，提高了开关速度，降低了开关损耗。与此同时，在栅极导体下方的屏蔽导体和与源极电极连接一起，共同接地，从而引入了电荷平衡效果，在功率半导体器件的垂直方向有了降低表面电场(ReducedSurfaceField，缩写为RESURF)效应，进一步减少导通电阻Rdson，从而降低导通损耗。图1a和1b分别示出根据现有技术的SGT功率半导体器件的制造方法主要步骤的截面图。如图1a所示，在半导体衬底101中形成沟槽102。在沟槽102的下部形成第一绝缘层103，屏蔽导体104填充沟槽102。在沟槽102的上部，形成由屏蔽导体104隔开的两个开口。进一步地，如图1b所示，在沟槽102的上部侧壁和屏蔽导体104的暴露部分上形成栅极电介质105，然后在屏蔽导体104隔开的两个开口中填充导电材料以形成两个栅极导体106。在该SGT功率半导体器件中，屏蔽导体104与功率半导体器件的源极电极相连接，用于产生RESURF效应。两个栅极导体106位于屏蔽导体104的两侧。屏蔽导体104与功率半导体器件的漏区之间由第一绝缘层103隔开，与栅极电极106之间由栅极电介质105隔开。栅极导体106与半导体衬底101中的阱区之间由栅极电介质105隔开，从而在阱区中形成沟道。如图所示，第一绝缘层103的厚度小于栅极电介质105的厚度。根据SGT理论，无论哪种SGT结构，屏蔽导体104的材料都需要和第二导电材料隔离且用于隔离的材料需要满足一定的电容参数，否则容易出现栅源短路、栅漏电容Cgd异常等失效。如何优化器件结构并满足产品的参数和可靠性要求，同时将布线方法做到最高效、低成本是本
人员所要研究的内容。
技术实现思路
鉴于上述问题，本技术的目的在于提供一种功率半导体器件，其中采用独立引出电极的屏蔽布线改善电荷平衡效果，并且屏蔽导体的布线区域使用隔离层以减少工艺步骤。根据本技术的第一方面，提供一种功率半导体器件的制造方法，包括：在第一掺杂类型的半导体衬底中形成多个沟槽，所述多个沟槽包括分别位于所述半导体衬底的第一区域至第三区域的第一至第三沟槽；在所述第一沟槽和所述第二沟槽中形成分裂栅结构，所述分裂栅结构包括屏蔽导体、栅极导体和夹在二者之间的第二绝缘层；在所述第三沟槽中形成屏蔽布线；在所述半导体衬底邻接沟槽的区域中形成第二掺杂类型的体区，所述第二掺杂类型与所述第一掺杂类型相反；在所述体区中形成所述第一掺杂类型的源区；以及形成分别与所述源区、源极导体和屏蔽布线电连接的源极电极、栅极电极和屏蔽电极，其中，在所述第三沟槽上部形成隔离层，所述屏蔽布线位于所述第三沟槽下部，所述屏蔽电极经由穿过所述隔离层的接触孔到达所述屏蔽布线，所述屏蔽布线与所述屏蔽导体电连接。优选地，在所述第一沟槽和所述第二沟槽中形成分裂栅结构的步骤包括：在所述第一沟槽和所述第二沟槽的侧壁和底部上形成绝缘叠层，所述绝缘叠层包括第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第二绝缘层；在所述第一沟槽和所述第二沟槽的上部和下部分别形成所述隔离层和所述屏蔽导体；在所述第一沟槽和所述第二沟槽中去除所述隔离层，从而在所述第一沟槽和所述第二沟槽的上部形成开口；在所述第一沟槽上部的侧壁上形成栅极电介质；以及形成所述栅极导体以填充所述开口，其中，所述栅极导体与所述屏蔽导体之间由所述栅极电介质彼此隔离，所述栅极导体与所述体区之间由所述栅极电介质彼此隔离，所述屏蔽导体与所述半导体衬底之间由所述绝缘叠层彼此隔离。优选地，在所述第三沟槽中形成屏蔽布线的步骤包括：在所述第三沟槽的侧壁和底部上形成绝缘叠层，所述绝缘叠层包括第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第二绝缘层；在所述第三沟槽的上部和下部分别形成所述隔离层和所述屏蔽布线,其中，所述屏蔽布线与所述半导体衬底之间由所述绝缘叠层彼此隔离。优选地，在所述第一沟槽、所述第二沟槽和所述第三沟槽中同时形成所述屏蔽导体和所述屏蔽布线。优选地，形成所述栅极导体的步骤包括：形成导体层，所述导体层的第一部分填充所述开口，第二部分在所述半导体衬底表面和所述隔离层上方横向延伸，在所述第三沟槽中，所述隔离层将所述导体层与所述屏蔽布线彼此隔开；以及以所述半导体衬底作为停止层，采用平面化去除所述导体层的第二部分，所述导体层留在所述第一沟槽和所述第二沟槽中的第一部分形成所述栅极导体。优选地，所述源极电极位于所述第一区域中，所述栅极电极位于所述第二区域中，所述屏蔽电极位于所述第三区域中，所述第一区域、所述第二区域和所述第三区域彼此隔开。优选地，所述第一绝缘层由氧化硅组成，所述第二绝缘层由选自氮化硅、氮氧化物或多晶硅中的至少一种组成，所述隔离层由氧化硅组成。优选地，所述第一掺杂类型为N型和P型中的一种，所述第二掺杂类型为N型和P型中的另一种。优选地，所述多个沟槽的侧壁倾斜，使得所述多个沟槽的顶部宽度大于所述多个沟槽的底部宽度。优选地，形成所述屏蔽导体的步骤、形成所述屏蔽布线的步骤和形成所述栅极导体的步骤分别包括至少一次沉积。根据本技术的第二方面，提供一种功率半导体器件，包括：位于半导体衬底中的多个沟槽，所述半导体衬底为第一掺杂类型，所述多个沟槽包括分别位于所述半导体衬底的第一区域至第三区域的第一至第三沟槽；位于所述第一沟槽和所述第二沟槽中的分裂栅结构，所述分裂栅结构包括屏蔽导体、栅极导体和夹在二者之间的第二绝缘层；分别位于所述第三沟槽下部和上部的屏蔽布线和隔离层；位于所述半导体衬底中的体区，所述体区邻近所述第一沟槽上部，且为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；位于所述体区中的源区，所述源区为所述第一掺杂类型；以及与所述源区本文档来自技高网...

【技术保护点】
一种功率半导体器件，其特征在于，包括：位于半导体衬底中的多个沟槽，所述半导体衬底为第一掺杂类型，所述多个沟槽包括分别位于所述半导体衬底的第一区域至第三区域的第一至第三沟槽；位于所述第一沟槽和所述第二沟槽中的分裂栅结构，所述分裂栅结构包括屏蔽导体、栅极导体和夹在二者之间的第二绝缘层；分别位于所述第三沟槽下部和上部的屏蔽布线和隔离层；位于所述半导体衬底中的体区，所述体区邻近所述第一沟槽上部，且为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；位于所述体区中的源区，所述源区为所述第一掺杂类型；以及与所述源区、所述栅极导体和所述屏蔽布线分别电连接的源极电极、栅极电极和屏蔽电极，其中，所述屏蔽电极经由穿过所述隔离层的接触孔到达所述屏蔽布线，所述屏蔽布线与所述屏蔽导体电连接。

【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括：位于半导体衬底中的多个沟槽，所述半导体衬底为第一掺杂类型，所述多个沟槽包括分别位于所述半导体衬底的第一区域至第三区域的第一至第三沟槽；位于所述第一沟槽和所述第二沟槽中的分裂栅结构，所述分裂栅结构包括屏蔽导体、栅极导体和夹在二者之间的第二绝缘层；分别位于所述第三沟槽下部和上部的屏蔽布线和隔离层；位于所述半导体衬底中的体区，所述体区邻近所述第一沟槽上部，且为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；位于所述体区中的源区，所述源区为所述第一掺杂类型；以及与所述源区、所述栅极导体和所述屏蔽布线分别电连接的源极电极、栅极电极和屏蔽电极，其中，所述屏蔽电极经由穿过所述隔离层的接触孔到达所述屏蔽布线，所述屏蔽布线与所述屏蔽导体电连接。2.根据权利要求1所述的功率半导体器件，其特征在于，所述第一沟槽和所述第二沟槽中的所述分裂栅结构包括：位于所述第一沟槽和所述第二沟槽下部侧壁和底部的绝缘叠层，所述绝缘叠层包括第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第二绝缘层；位于所述第一沟槽和所述第二沟槽下部的屏蔽导体；以及位于所述第一沟...

【专利技术属性】
技术研发人员：杨彦涛，徐丹，陈琛，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：新型
国别省市：浙江,33