快速傅里叶变换FFT地址换序方法、信号处理方法及装置制造方法及图纸

本发明专利技术提供了一种快速傅里叶变换FFT地址换序方法、信号处理方法及装置，快速傅里叶变换FFT地址换序方法包括：根据采样点个数以及预设基数确定总级数M；按顺序将采样点存储到M级存储器中的第一级存储器的存储空间中；根据采样点个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，当当前级数m为正整数且m小于M时，在基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，在基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，缓解现有技术中存在的由于数据地址变换速度低导致的运算时间长，效率低的问题，达到减少运算时间、提高运算效率的效果。

【技术实现步骤摘要】
快速傅里叶变换FFT地址换序方法、信号处理方法及装置
本专利技术涉及计算机软件
，尤其是涉及一种快速傅里叶变换FFT地址换序方法、信号处理方法及装置。
技术介绍
在目前的快速傅里叶变换(FastFourierTransform，FFT)计算中，数据的地址变换应用的变换方式大都是基于地址累加后的高低位互换方式，当该级数据全部缓存至随机存取存储器(RandomAccessMemory，RAM)中，启动从RAM中读取数据的操作，读取的数据地址顺序加1，在顺序地址加1后，应用高低位互换逻辑既可完成存储数据的换序读取，该方式适用于任意基结构的FFT运算中的数据地址变换操作。但是，在高速或大点数FFT处理过程中，数据地址变换速度决定着FFT计算速度，传统的地址变换过程适合流水顺序操作，在数据读取过程中需要消耗大量的时钟周期，以1024点为例，该处需要消耗1024个基础时钟的用时，运算时间长，运算效率低。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种快速傅里叶变换FFT地址换序方法、信号处理方法及装置，以缓解现有技术中存在的由于数据地址变换速度低导致的运算时间长，运算效率低的技术问题。第一方面，本专利技术实施例提供了一种快速傅里叶变换FFT地址换序方法，包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，所述根据所述采样点的个数确定基础二进制数组，包括：将所述采样点的个数除以2，得到中间数字K，所述K为正整数；根据所述中间数字K，得到0～K-1依次排列的个数为所述K的数组；将十进制表示的所述数组换算成二进制表示的二进制数组；将所述二进制数组中的每一个二进制数的最高位上的数字去掉，得到所述基础二进制数组。结合第一方面，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，所述第一地址数组内的数据地址的个数与所述第二地址数组内的数据地址的个数相同。结合第一方面，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，所述基础二进制数组内的各二进制数连续递增排列。结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，所述数据地址的个数为2N，其中，N等于M-1。第二方面，本专利技术实施例还提供一种快速傅里叶变换FFT信号处理方法，包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M；对所述第一组待处理数据和所述第二组待处理数据分别进行蝶形运算，并将得到的运算结果按所述顺序存入下一级存储器各所述存储地址对应的存储空间；循环执行上述地址换序至当前级数m等于M。第三方面，本专利技术实施例还提供一种快速傅里叶变换FFT信号处理装置，包括：多级存储器、多个地址换序模块和多个蝶型运算模块；各级所述存储器用于存储采样点及待处理数据，包含第一输出端口和第二输出端口，其中第一输出端口用于输出所述第一地址数组和所述第一组待处理数据，第二输出端口用于输出所述第二地址数组和所述第二组待处理数据；地址换序模块，用于根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M，循环执行上述地址换序至当前级数m等于M；蝶型运算模块，用于在每次地址换序后，对第一组待处理数据和第二组待处理数据分别进行蝶形运算，并将得到的运算结果按所述顺序存入下一级存储器各所述存储地址对应的存储空间。结合第三方面，本专利技术实施例提供了第三方面的第一种可能的实施方式，其中，所述第一地址数组内的数据地址的个数与所述第二地址数组内的数据地址的个数相同。结合第三方面，本专利技术实施例提供了第三方面的第二种可能的实施方式，其中，所述基础二进制数组内的各二进制数连续递增排列。结合第三方面，本专利技术实施例提供了第三方面的第三种可能的实施方式，其中，所述数据地址的个数为2N，其中，N等于M-1。本专利技术实施例带来了以下有益效果：本专利技术实施例提供的快速傅里叶变换FFT地址换序方法包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M，所以，当进行快速傅里叶变换FFT时，首先根据采样点的个数和预设基数确定总级数M和基础二进制数组，然后在每两个相邻级存储器之间进行地址换序，当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与本文档来自技高网...

【技术保护点】
一种快速傅里叶变换FFT地址换序方法，其特征在于，包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M。

【技术特征摘要】
1.一种快速傅里叶变换FFT地址换序方法，其特征在于，包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组对应的第一组待处理数据利用第一输出端口输出，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字1，得到第二地址数组，将与所述第二地址数组对应的第二组待处理数据利用第二输出端口输出，所述m的取值范围为1～M。2.根据权利要求1所述的快速傅里叶变换FFT地址换序方法，其特征在于，所述根据所述采样点的个数确定基础二进制数组，包括：将所述采样点的个数除以2，得到中间数字K，所述K为正整数；根据所述中间数字K，得到0～K-1依次排列的个数为所述K的数组；将十进制表示的所述数组换算成二进制表示的二进制数组；将所述二进制数组中的每一个二进制数的最高位上的数字去掉，得到所述基础二进制数组。3.根据权利要求2所述的快速傅里叶变换FFT地址换序方法，其特征在于，所述第一地址数组内的数据地址的个数与所述第二地址数组内的数据地址的个数相同。4.根据权利要求3所述的快速傅里叶变换FFT地址换序方法，其特征在于，所述基础二进制数组内的各二进制数连续递增排列。5.根据权利要求4所述的快速傅里叶变换FFT地址换序方法，其特征在于，所述数据地址的个数为2N，其中，N等于M-1。6.一种快速傅里叶变换FFT信号处理方法，其特征在于，包括：根据快速傅里叶变换FFT的采样点的个数以及所述FFT的预设基数确定所述预设基数对应的FFT级间变换的总级数M，所述M为正整数；按顺序将所述采样点存储到M级存储器中的第一级存储器各存储地址对应的存储空间中；根据所述采样点的个数确定基础二进制数组；在每两个相邻级存储器之间进行地址换序，具体为：当当前级数m为正整数且m小于M时，在所述基础二进制数组中的每一个二进制数的从最高位开始的第m位前面插入数字0，得到第一地址数组，将与所述第一地址数组...

【专利技术属性】
技术研发人员：王元磊，张兴明，宋克，刘勤让，沈剑良，吕平，朱珂，刘冬培，王盼，高彦钊，谭力波，陶常勇，杨堃，王封，张帆，张新顺，汪欣，
申请(专利权)人：天津芯海创科技有限公司，天津市滨海新区信息技术创新中心，
类型：发明
国别省市：天津,12