利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法技术

一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，涉及电气线路板技术领域，所解决的是减少PCB板开发成本及开发时间的技术问题。该方法先采用仿真方法获取时钟信号及通讯数据的最大、最小飞行时长；并在控制器与DRAM通讯的读写周期，在时钟信号有效之后再延迟一段时间开始读取或发送通讯数据；再根据时钟信号及通讯数据的最大、最小飞行时长计算出DRAM通讯数据的最小建立时间、最小保持时间。本发明专利技术提供的方法，适用于PCB板的开发。

Using simulation tools to calculate the setup time and maintenance time of DRAM communication data

A method of calculating the time and holding time of DRAM communication data by using simulation tools, which involves the technical field of electric circuit board, is a technical problem to reduce the development cost and development time of the PCB board. The method first uses the simulation method to obtain the maximum and minimum flight time length of the clock signal and the communication data, and the reading and writing period of the communication between the controller and the DRAM, and starting to read or send the communication data after the clock signal is effectively delayed for a period of time, and then according to the maximum and minimum flight time length of the clock signal and the communication data. The minimum setup time and minimum holding time of DRAM communication data are given. The method provided by the invention is suitable for the development of PCB board.

【技术实现步骤摘要】
利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法
本专利技术涉及电学领域，尤其涉及动态随机存取存储技术，特别是涉及一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法。
技术介绍
随着汽车行业的飞速发展，车载电气设备上的数据存储量越来越大，数据之间的通讯速度也越来越快。DRAM(动态随机存取存储器)由于读写速度快，存储容量大，寻址方便等因素被广泛应用。控制器和DRAM通讯时，在写周期，控制器开始发送数据会延迟于时钟的上升沿。DRAM能正常高速通讯的关键是数据在每个时钟周期均有足够的建立、保持时间。现有技术中，对DRAM通讯数据的建立、保持时间的评估主要采用以下两种方法：1)实测，这是一种传统的评估方法，该方法基于PCB的物理特性所做的测量，需要成品的PCB及相关物料，该方法准确率较高，但在测试结果出现问题的时候，需要重新改板、制作、测量，这会增加项目的开发成本及开发时间。2)仿真，在PCB制板之前对DRAM通讯数据进行仿真可以较好的预防潜在的布局布线问题，但现有的仿真方法所仿真出的DRAM通讯信号的建立时间、保持时间都是在特定设置下的固定值，这个固定值会随着设置的不同而不同，可移植性不强。而不正确的DRAM通讯信号的建立时间、保持时间。则会导致DRAM在高密度的PCB上布局布线失败。
技术实现思路
本专利技术的目的在于提供一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，所述的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法要解决现有技术中利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法可移植性不强的技术问题。本专利技术的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；Ts＝T1-Tdf_max+Tcf_minTh＝T2-Tcf_max+Tdf_min。进一步的，T1和T2的和是一个完整的时钟周期。本专利技术提供的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，采用仿真方法获取时钟信号及通讯数据的飞行时长，再根据时钟信号及通讯数据的飞行时长，并结合通讯的时钟周期计算出DRAM通讯数据的最小建立时间及最小保持时间，具有求解方便的特点，而且可以屏蔽掉由于芯片、PCB的个体及阈值的差异带来的时间上的差异，能减少PCB板开发成本及开发时间。附图说明图1是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法的时钟、数据延时示意图；图2是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，飞行时间的示意图；图3是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，数据建立时间及保持时间的计算示意图；图4是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，控制器与DRAM的通讯示意图；图5是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中的数据传输示意图；图6是本专利技术实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中的时钟传输示意图。具体实施方式以下结合附图说明对本专利技术的实施例作进一步详细描述，但本实施例并不用于限制本专利技术，凡是采用本专利技术的相似结构及其相似变化，均应列入本专利技术的保护范围，本专利技术中的顿号均表示和的关系。如图1-图3所示，本专利技术实施例所提供的一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，T1和T2的和是一个完整的时钟周期，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；Ts＝T1-Tdf_max+Tcf_minTh＝T2-Tcf_max+Tdf_min。如图2所示，本专利技术实施例中，时钟信号的飞行时长是指时钟信号从发送端到达接收端的传输时间，通讯数据的飞行时长是指通讯数据从发送端到达接收端的传输时间；时钟和数据到达接收端后，申请人就可以在接收端判断数据的建立时间Ts，保持Th时间了，时钟和数据的飞行时间由于芯片，PCB的个体差异及阈值的差异，会有一定的误差范围，申请人把这个误差量化为：(Tcf_min，Tcf_max)，(Tdf_min，Tdf_max)；一般情况下，VMEAS、VIH和VIL是芯片的交流特性，在控制器和DRAM的规格书里都有定义，T1和T2在控制器和DRAM的规格书里也有定义。如图4所示，采用本专利技术实施例的方法对实际DRAM通讯线路进行了实验，实验目标是一个型号为STA1085的控制器IC401与型号为IS45S16160J-6BLA1的DRAM芯片IC402，时钟信号的频率为166MHz，通讯数据的最大延时是3.6ns(即T2＝3.6Ns),T1＝2.42Ns；VMEAS＝1.65V，VIH＝2.0V，VIL＝0.8V，时钟从IC401的W15传输到IC402的F12，数据从IC401的V3传输到IC402的A8；仿真工具采用的是Mentor的Hyperlynx软件。如图5、图6所示，在控制器与DRAM通讯的写周期，可以通过仿真方法得到通讯数据的最小飞行时长为441.31Ps，通讯数据的最大飞行时长为681.83Ps，时钟信号的最小飞行时长为307.40Ps，时钟信号的最大飞行时长为1.0634Ns；从而计算出DRAM通讯数据的最小建立时间2.05nS，DRAM通讯数据的最小保持时间为2.98nS。本文档来自技高网...

【技术保护点】
一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；Ts＝T1‑Tdf_max+Tcf_minTh＝T2‑Tcf_max+Tdf_min。

【技术特征摘要】
1.一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf...

【专利技术属性】
技术研发人员：梅燕，文颂，乔中帅，
申请(专利权)人：延锋伟世通电子科技上海有限公司，
类型：发明
国别省市：上海,31