一种基于CPU内部走线来优化地平面的PCB板制造技术

本发明专利技术公开了一种基于CPU内部走线来优化地平面的PCB板，属于PCB板设计技术领域，提供一CPU，CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于CPU的内部，多个第二类引脚相互连接；多个第二类引脚包括：多个相邻的第一引脚、多个相邻的第二引脚，多个离散的第三引脚，第二引脚邻近第一类引脚；于PCB板内部，第一引脚连接具有上述电压值的电源，第二引脚连接第一类引脚，第三引脚空置。上述技术方案的有益效果是：根据CPU的内部走线来设计PCB板的电源走线，以解决由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题，有利于实现使用2层板制造功能完整的PCB板。

A PCB board for optimizing ground plane based on CPU internal routing

The invention discloses a PCB board based on the CPU internal line to optimize the ground plane, belongs to the PCB board design technical field, provides a CPU, CPU includes the first type pin and multiple second pins corresponding to the same voltage value, and the internal of the CPU, multiple pins are connected to each other; a plurality of second types of pins include: a plurality of adjacent sides. The first pin, multiple adjacent second pins, a plurality of discrete third pins, and the second pin adjacent to the first class pin; in the PCB board, the first pin connects the power supply with the above voltage value, the second pin connects the first type pin and the third pin vacant. The beneficial effect of the above technical scheme is that the power walk line of the PCB board is designed according to the internal line of the CPU to solve the problem of the division of the power line caused by the complicated power line in the PCB board, which is beneficial to the realization of the complete function of the PCB board using the 2 laminate.

【技术实现步骤摘要】
一种基于CPU内部走线来优化地平面的PCB板
本专利技术涉及PCB板设计
，尤其涉及一种基于CPU内部走线来优化地平面的PCB板。
技术介绍
目前的CPU上，通常具有对应于同一电压值的多类电源引脚，每类电源引脚具有不同的引脚功能，每类电源引脚的引脚个数为复数，并且每类电源引脚的多个引脚在CPU板上的间距可能较大，PCB板上设置有对应于CPU的引脚的焊盘，通过各焊盘之间的走线，使得CPU的电源引脚连接相应的电源。在现有PCB板设计过程中，在涉及CPU电源连接的部分，通常是将对应于CPU的电源引脚的所有焊盘连接相应的电源，使得PCB内部的走线多而且杂，会出现长距离的走线分割PCB板的地平面，通常PCB板要设置4层板才能处理好电源和地。
技术实现思路
根据现有技术中存在的上述问题，现提供一种基于CPU内部走线来优化地平面的PCB板，通过在设计PCB板前获得对应的CPU的各引脚的内部连线情况，再根据CPU的内部走线来设计PCB板的电源走线，旨在解决现有技术中，由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题。本专利技术采用如下技术方案：一种基于CPU内部走线来优化地平面的PCB板，提供一CPU，所述CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于所述CPU的内部，多个所述第二类引脚相互连接；多个所述第二类引脚包括：由多个第一引脚组成的第一引脚集群、由多个第二引脚组成的第二引脚集群以及多个离散分布的第三引脚，多个所述第一引脚于所述CPU上相邻设置，多个所述第二引脚于所述CPU上相邻设置，所述第二引脚集群于所述CPU上邻近所述第一类引脚设置；所述PCB板上设置有：第一焊盘，对应于所述第一类引脚；多个第二焊盘，分别对应于多个所述第一引脚，于所述PCB板内部多个所述第二焊盘相互连接并通过走线连接具有所述电压值的电源；多个第三焊盘，分别对应于多个所述第二引脚，于所述PCB板内部多个所述第三焊盘相互连接并且通过走线连接所述第一焊盘；多个第四焊盘，分别对应于多个所述第三引脚，所述四焊盘空置。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，所述CPU还包括对应于所述电压值的多个第三类引脚，多个所述第三类引脚于所述CPU的内部相互连接；所述PCB板还包括多个第五焊盘，分别对应多个所述第三类引脚，于所述PCB板内多个所述第五焊盘相互连接并连接所述第二焊盘。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，所述CPU的型号为S905L。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，所述电压值为0.9V。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，所述第一类引脚的引脚功能为VDDAO_0V9。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，其特征在于，所述第二类引脚的引脚功能为VDDEE_0V9。较佳的，上述基于CPU内部走线来优化地平面的PCB板中，其特征在于，所述第三类引脚的引脚功能为VDDCPU。上述技术方案的有益效果是：根据CPU的内部走线来设计PCB板的电源走线，以解决由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题，有利于实现使用2层板制造功能完整的PCB板。附图说明图1是本专利技术的较佳的实施例中，CPU的电源引脚连接的电路原理图；图2是本专利技术的较佳的实施例中，CPU的结构示意图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术的较佳的实施例中，如图1和图2所示，提供一种基于CPU内部走线来优化地平面的PCB板，提供一CPU，CPU包括对应于同一电压值的第一类引脚1和多个第二类引脚，于CPU的内部，多个第二类引脚相互连接；多个第二类引脚包括：由多个第一引脚组成的第一引脚集群21、由多个第二引脚组成的第二引脚集群22以及多个离散分布的第三引脚23，多个第一引脚于CPU上相邻设置，多个第二引脚于CPU上相邻设置，第二引脚集群于CPU上邻近第一类引脚1设置；PCB板上设置有：第一焊盘，对应于第一类引脚1；多个第二焊盘，分别对应于多个第一引脚，于PCB板内部多个第二焊盘相互连接并通过走线连接具有上述电压值的电源；多个第三焊盘，分别对应于多个第二引脚，于PCB板内部多个第三焊盘相互连接并且通过走线连接第一焊盘；多个第四焊盘，分别对应于多个第三引脚23，四焊盘空置。本专利技术的较佳的实施例中，CPU还包括对应于上述电压值的多个第三类引脚3，多个第三类引脚3于CPU的内部相互连接；PCB板还包括多个第五焊盘，分别对应多个第三类引脚3，于PCB板内多个第五焊盘相互连接并连接第二焊盘。本实施例中，在设计PCB板前，先通过研究CPU的基板，了解CPU各引脚在其内部的连接情况，对于第二类引脚，对应的PCB板上的第二焊盘、第三焊盘、第四焊盘之间不连接，由距离第五焊盘较近的第二焊盘连接相应的电源，并由第二焊盘连接第一焊盘，以实现第二类型引脚和第三类引脚3连接相应的上述电源；由离第一焊盘较近的第三焊盘连接第一焊盘，以实现第一类引脚1连接上述电源；对于离散分布的第四焊盘，不在PCB板上连接上述电源，对应的第三引脚23通过CPU的内部连线获取上述电压值。需要说明的是，上述的第一类引脚1、第二类引脚、第三类引脚3，在图2用黑点表示。上述技术案中，根据CPU的内部连接来设计PCB板的走线，可使通过最短和最少的走线实现CPU各引脚的连接，以解决由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题，有利于实现使用2层板制造功能完整的PCB板。本专利技术的较佳的实施例中，CPU的型号为S905L，CPUS905L的引脚呈20*20分布，如图2所示，CPU的左上角的第一个引脚的编号为A1。本专利技术的较佳的实施例中，上述电压值为0.9V。本专利技术的较佳的实施例中，第一类引脚1的引脚功能为VDDAO_0V9，第一类引脚1的引脚编号为E13。本专利技术的较佳的实施例中，第二类引脚的引脚功能为VDDEE_0V9，其中编号为F13、F14的引脚组成第二引脚集群22；编号为L4-L6、K4-K6、J4-J6、H6的引脚组成第一引脚集群21；编号为N12、L13、P15的引脚为离散分布的第三引脚23，引脚N12、L13、P15在CPU的表面相互分散，并且都距离第一引脚集群21、第二引脚集群22、第一类引脚1较远，因此本实施例中，PCB板中对应引脚N12、L13、P15的焊盘空置，即CPU的引脚N12、L13、P15空置，由于引脚N12、L13、P15在CPU内部相互连接且连接第二引脚集群22、第一引脚集群21，引脚N12、L13、P15空置也不会影响CPU的正常工作。本专利技术的较佳的实施例中，第三类引脚3的引脚功能为VDDCPU，其包括编号为G4-G5、F4-F6、E5-E7的引脚。以上仅为本专利技术较佳的实施例，并非因此限制本专利技术的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本专利技术说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
一种基于CPU内部走线来优化地平面的PCB板，其特征在于，提供一CPU，所述CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于所述CPU的内部，多个所述第二类引脚相互连接；多个所述第二类引脚包括：由多个第一引脚组成的第一引脚集群、由多个第二引脚组成的第二引脚集群以及多个离散分布的第三引脚，多个所述第一引脚于所述CPU上相邻设置，多个所述第二引脚于所述CPU上相邻设置，所述第二引脚集群于所述CPU上邻近所述第一类引脚设置；所述PCB板上设置有：第一焊盘，对应于所述第一类引脚；多个第二焊盘，分别对应于多个所述第一引脚，于所述PCB板内部多个所述第二焊盘相互连接并通过走线连接具有所述电压值的电源；多个第三焊盘，分别对应于多个所述第二引脚，于所述PCB板内部多个所述第三焊盘相互连接并且通过走线连接所述第一焊盘；多个第四焊盘，分别对应于多个所述第三引脚，所述四焊盘空置。

【技术特征摘要】
1.一种基于CPU内部走线来优化地平面的PCB板，其特征在于，提供一CPU，所述CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于所述CPU的内部，多个所述第二类引脚相互连接；多个所述第二类引脚包括：由多个第一引脚组成的第一引脚集群、由多个第二引脚组成的第二引脚集群以及多个离散分布的第三引脚，多个所述第一引脚于所述CPU上相邻设置，多个所述第二引脚于所述CPU上相邻设置，所述第二引脚集群于所述CPU上邻近所述第一类引脚设置；所述PCB板上设置有：第一焊盘，对应于所述第一类引脚；多个第二焊盘，分别对应于多个所述第一引脚，于所述PCB板内部多个所述第二焊盘相互连接并通过走线连接具有所述电压值的电源；多个第三焊盘，分别对应于多个所述第二引脚，于所述PCB板内部多个所述第三焊盘相互连接并且通过走线连接所述第一焊盘；多个第四焊盘，分别对应于多个所述第三引脚，所述四焊盘空置。2.如权利要求1所述的基于CP...

【专利技术属性】
技术研发人员：冯杰，张坤，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：上海,31