An advanced test circuit for a depth value of a graphic processor, including an early test rasterization unit (1), a depth compression and decompression unit (2), a depth Tile Cache and a deep TileTable Cache unit (3), a Zmin and Zmax DDR memory (4) for storage depth and Tile. When the depth is compressed, the maximum and minimum value of the depth is extracted by Tile. With the use of the rasterization unit based on Tile, it can test the depth of the depth in advance by Tile, eliminate a large number of triangles which do not need to be drawn, reduce the load of the dyeing assembly line at the graph and reduce the storage. Storage bandwidth needs to improve the graphics performance.
【技术实现步骤摘要】
一种图形处理器深度值提前测试电路
本专利技术涉及计算机硬件
,涉及一种图形处理器深度值提前测试电路。
技术介绍
3D图形绘制时片段进行深度测试需要对应深度缓冲区的一读一写两次操作,深度缓冲区的访问对DDR的带宽需求极大。在标准的OpenGL实现中,深度测试是在染色流水线的片段处理单元中进行的。片段处理单元通过访问深度缓冲Z-buffer对即将写入帧缓冲区的片段进行深度测试,并将不能通过深度测试的片段丢弃。为了提高系统性能,减少无效图形的绘制,降低存储器带宽需求,目前常用的图形处理器都采用某种技术将深度测试提前。如ATI的HyperZ技术利用两级深度缓冲区,当图形绘制从前向后进行时能够获取很好的效率。但3D绘制的提前深度测试必须与图形绘制的光栅化单元结构一致,没有很好的通用性,必须结合3D绘制流水线进行深度提前测试电路的设计。
技术实现思路
本专利技术的目的是:本专利技术提供一种提高系统性能、减少无效图形绘制、降低存储器带宽需求的图形处理器深度值提前测试电路。本专利技术的技术方案是:一种图形处理器深度值提前测试电路,包括:一种提前测试的光栅化单元1、深度压缩和解压缩单元2、深度TileCache和深度TileTableCache单元3、存储深度和Tile的Zmin和Zmax的DDR存储器4;在光栅化单元1进行片段深度测试后对通过测试的深度数据送到深度压缩和解压缩单元2进行压缩,并产生每个Tile数据的深度最大值和最小值,光栅化时对基于Tile的片段数据进行提前深度测试:其中,提前深度测试失败的Tile被直接丢弃;通过提前深度测试的Tile会被发送到染色器任 ...
【技术保护点】
一种图形处理器深度值提前测试电路,其特征为所述电路包括提前测试的光栅化单元(1)、深度压缩和解压缩单元(2)、深度Tile Cache和深度TileTable Cache单元(3)、存储深度和Tile的Zmin和Zmax的DDR存储器(4);在光栅化单元(1)进行片段深度测试后对通过测试的深度数据送到深度压缩和解压缩单元(2)进行压缩,并产生每个Tile数据的深度最大值和最小值,光栅化时对基于Tile的片段数据进行提前深度测试:其中,提前深度测试失败的Tile被直接丢弃;通过提前深度测试的Tile会被发送到染色器任务调度单元调度到染色器上执行像素染色功能,片断进行像素染色后送到片断处理单元进行深度测试及混合操作,最后通过深度Tile Cache和深度TileTable Cache单元(3)写入到DDR存储器(4)中。
【技术特征摘要】
1.一种图形处理器深度值提前测试电路,其特征为所述电路包括提前测试的光栅化单元(1)、深度压缩和解压缩单元(2)、深度TileCache和深度TileTableCache单元(3)、存储深度和Tile的Zmin和Zmax的DDR存储器(4);在光栅化单元(1)进行片段深度测试后对通过测试的深度数据送到深度压缩和解压缩单元(2)进行压缩,并产生每个Tile数据的深度最大值和最小值,光栅化时对基于Tile的片段数据进行提前深度测试:其中,提前深度测试失败的Tile被直接丢弃;通过提前深度测试的Tile会被发送到染色器任务调度单元调度到染色器上执行像素染色功能,片断进行像素染色后送到片断处理单元进行深度测试及混合操作,最后通过深度TileCache和深度TileTableCache单元(3)写入到DDR存储器(4)中。2.根据权利要求1所述的图形处理器深度值提前测试电路,其特征为:所述光栅化单元(1)包括图元顶点命令接收单元、点图元光栅化单元、线图元光栅化单元和三角形图元光栅化单元。3.根据权利要求1所述的图形处理器深度值提前测试电路,其特征为:所述深度TileCache和深度TileTableCache单元(...
【专利技术属性】
技术研发人员:郑新建,张骏,韩立敏,任向隆,
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。