使用避免转出表(PAT)预测计算机处理器中的存储器指令转出制造技术

公开使用避免转出表PAT预测计算机处理器中的存储器指令转出。在一个方面中，指令处理电路访问含有条目的PAT，每个条目包括存储器指令的地址。在检测指令流中的存储器指令之后，所述指令处理电路确定所述PAT是否含有具有所述存储器指令的地址的条目。如果是，则所述指令处理电路防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效，以抢占存储器指令转出。在一些方面中，所述指令处理电路可确定在执行待决存储器指令之后，是否已发生与所述检测到的存储器指令相关联的冲突。如果是，则在所述PAT中产生所述检测到的存储器指令的条目。

【技术实现步骤摘要】
【国外来华专利技术】使用避免转出表(PAT)预测计算机处理器中的存储器指令转出优先权要求本申请案主张2015年8月14日提交的标题为“使用避免转出表(PAT)预测计算机处理器中的存储器指令转出(PREDICTINGMEMORYINSTRUCTIONPUNTSINACOMPUTERPROCESSORUSINGAPUNTAVOIDANCETABLE(PAT))”的第62/205,400号美国临时专利申请案的优先权，所述申请案的内容通过引用以其全文并入本文中。本申请案还主张2015年9月24日提交的标题为“使用避免转出表(PAT)预测计算机处理器中的存储器指令转出(PREDICTINGMEMORYINSTRUCTIONPUNTSINACOMPUTERPROCESSORUSINGAPUNTAVOIDANCETABLE(PAT))”的第14/863,612号美国专利申请案的优先权，所述申请案的内容通过引用以其全文并入本文中。
本专利技术的技术大体上涉及处理无序(OOO)计算机处理器中的存储器指令，且具体来说，涉及避免由于冲突而重新提取及重新执行指令。
技术介绍
无序(OOO)处理器是能够不管计算机程序中的指令的出本文档来自技高网...

【技术保护点】
一种无序OOO计算机处理器中的指令处理电路；所述指令处理电路以通信方式耦合到执行管线的前端电路，并且包括提供多个条目的避免转出表PAT；所述指令处理电路经配置以响应于确定检测到的存储器指令的地址存在于所述PAT的所述多个条目中的条目中，防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效以抢占存储器指令转出。

【技术特征摘要】
【国外来华专利技术】2015.08.14 US 62/205,400;2015.09.24 US 14/863,6121.一种无序OOO计算机处理器中的指令处理电路；所述指令处理电路以通信方式耦合到执行管线的前端电路，并且包括提供多个条目的避免转出表PAT；所述指令处理电路经配置以响应于确定检测到的存储器指令的地址存在于所述PAT的所述多个条目中的条目中，防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效以抢占存储器指令转出。2.根据权利要求1所述的指令处理电路，其中所述指令处理电路经配置以通过经配置以执行比所述检测到的存储器指令早的所述至少一个待决存储器指令的有序分派，防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效。3.根据权利要求1所述的指令处理电路，其中所述指令处理电路经配置以通过经配置以防止在完成比所述检测到的存储器指令早的所述至少一个待决存储器指令之前所述检测到的存储器指令提前返回数据，防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效。4.根据权利要求1所述的指令处理电路，其进一步经配置以基于所述PAT的所述条目的冲突指示符来确定与所述检测到的存储器指令相关联的冲突类型，所述冲突类型选自由以下各项组成的群组：写后读RAW冲突、读后读RAR冲突，及资源限制冲突。5.根据权利要求1所述的指令处理电路，其进一步经配置以通过经配置以执行以下操作来防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效：确定所述PAT的所述条目是否与RAW冲突相关联；及响应于确定所述PAT的所述条目与所述RAW冲突相关联，防止所述检测到的存储器指令在比所述检测到的存储器指令早的任何待决存储器存储指令之前生效。6.根据权利要求1所述的指令处理电路，其进一步经配置以通过经配置以执行以下操作来防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效：确定所述PAT的所述条目是否与RAR冲突相关联；及响应于确定所述PAT的所述条目与所述RAR冲突相关联，防止所述检测到的存储器指令在比所述检测到的存储器指令早的任何待决存储器加载指令之前生效。7.根据权利要求1所述的指令处理电路，其进一步经配置以通过经配置以执行以下操作来防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效：确定所述PAT的所述条目是否与资源限制冲突相关联；及响应于确定所述PAT的所述条目与所述资源限制冲突相关联，防止所述检测到的存储器指令在比所述检测到的存储器指令早的任何待决存储器指令之前生效。8.根据权利要求1所述的指令处理电路，其进一步经配置以：确定在执行比所述检测到的存储器指令早的所述至少一个待决存储器指令中的待决存储器指令之后，是否发生与所述检测到的存储器指令相关联的冲突；及响应于确定发生与所述检测到的存储器指令相关联的所述冲突：在所述PAT中产生所述条目，所述条目包括所述检测到的存储器指令的所述地址；及重新执行所述检测到的存储器指令及所述至少一个待决存储器指令。9.根据权利要求8所述的指令处理电路，其进一步经配置以：在于所述PAT中产生所述条目之前：确定所述检测到的存储器指令的所述地址是否存在于所述PAT的条目中；及响应于确定所述检测到的存储器指令的所述地址存在于所述条目中，使所述条目的偏置计数器字段的偏置计数器值递增；及在防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效之前，确定所述PAT的所述条目的所述偏置计数器字段的所述偏置计数器值是否超过偏置阈值；其中所述指令处理电路经配置以：响应于确定所述检测到的存储器指令的所述地址不存在于所述PAT的所述条目中，在所述PAT中产生所述条目；及响应于确定所述偏置计数器值超过所述偏置阈值，防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效。10.根据权利要求1所述的指令处理电路，其集成到集成电路IC中。11.根据权利要求1所述的指令处理电路，其集成到选自由以下各项组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；计算机；便携式计算机；桌上型计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器，及便携式数字视频播放器。12.一种无序OOO计算机处理器中的指令处理电路，其包括：用于提供避免转出表PAT中的多个条目的装置；及用于响应于确定检测到的存储器指令的地址存在于所述PAT的所述多个条目中的条目中，防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效以抢占存储器指令转出的装置。13.一种用于预测存储器指令转出的方法，其包括：在指令流中检测存储器指令；确定所述检测到的存储器指令的地址是否存在于避免转出表PAT的条目中；及响应于确定所述检测到的存储器指令的所述地址存在于所述条目中，防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效。14.根据权利要求13所述的方法，其中防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效包括：执行比所述检测到的存储器指令早的所述至少一个待决存储器指令的有序分派。15.根据权利要求13所述的方法，其中防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效包括：防止在完成比所述检测到的存储器指令早的所述至少一个待决存储器指令之前，所述检测到的存储器指令提前返回数据。16.根据权利要求13所述的方法，其中防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效是基于与所述检测到的存储器指令相关联的冲突类型，所述冲突类型选自由以下各项组成的群组：写后读RAW冲突、读后读RAR冲突，及资源限制冲突。17.根据权利要求13所述的方法，其中防止所述检测到的存储器指令在比所述检测到的存储器指令早的所述至少一个待决存储器指令之前生效包括：确定所述PAT的所述条目是否与RAW冲突相关联；及响...

【专利技术属性】
技术研发人员：L·颜，M·W·莫罗，J·M·斯科特米勒，J·N·迪芬德尔费尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US