一种高兼容性层次化的NAND闪存控制系统与方法技术方案

本发明专利技术涉及一种高兼容性层次化的NAND闪存控制系统与方法，用于适配各种厂商提供的各类型号的NAND闪存颗粒。该NAND闪存控制方法将NAND闪存控制分为三个层次：1. 操作层，负责并行管理多个NAND闪存颗粒的操作流程；2. 命令层，负责处理NAND闪存命令集；3. 物理层，负责驱动NAND闪存接口总线。对于该NAND闪存控制系统收到的NAND闪存操作指令，闪存操作层根据配置好的NAND闪存操作的命令时序和流程控制，将闪存操作拆分为闪存命令，发送给闪存命令层，并且操作层可对多个闪存操作进行并行流程控制；闪存命令层根据配置好的闪存命令的总线控制序列，将闪存命令拆分成闪存总线状态序列，发送给闪存物理层；闪存物理层根据配置好的闪存接口的总线行为，控制闪存接口总线状态，驱动NAND闪存接口总线。

A high compatibility hierarchical NAND flash control system and method

The invention relates to a high compatibility hierarchical NAND flash control system and method, which is used to fit various types of NAND flash particles provided by various manufacturers. The NAND flash memory control method NAND flash control is divided into three levels: 1. operation layer, responsible for the management of multiple parallel NAND flash particle operation process; 2. command layer, responsible for handling the NAND flash command set; 3. physical layer, responsible for driving the NAND flash memory interface bus. For the NAND flash memory control NAND flash operation instruction system received, flash operation layer according to the command sequence and process control configured NAND flash operation, the flash memory operation into flash memory commands sent to the command and flash layer, operation layer to a plurality of flash operation in parallel flow control; flash command layer according to the bus good command of the flash memory configuration control sequence will be split into flash flash command bus state sequence, sent to the flash flash physical layer; physical layer according to the configuration of the bus interface behavior of flash, flash control interface line, NAND flash drive interface bus.

【技术实现步骤摘要】
一种高兼容性层次化的NAND闪存控制系统与方法
本专利技术涉及数据存储领域，特别涉及NAND闪存存储介质操作控制管理的系统和方法。
技术介绍
随着互联网和电子设备的发展，数据信息量如潮水般迅猛增长，数据存储面临海量数据和高速访问的双重挑战。NAND闪存能提供高数据存储密度和高数据访问速度，在便携式电子设备存储卡，固态硬盘，企业存储，云存储等领域被广泛应用。为追求NAND闪存的高存储密度，除了提升工艺流程来降低存储单元的尺寸，闪存厂商也对存储结构进行了改进，在单个存储单元内储存更多数据位元，例如，最初的SLC（SingleLevelCell）即单层式单元的一个存储单元可储存一个位元，而MLC（Multi-LevelCell）即多层次储存的一个存储单元可储存两个位元，最新的TLC（Trinary-LevelCell）的一个存储单元可存储三个位元。最近，闪存厂商已经开发出3DNAND闪存技术，不同于以往的闪存单元分布在一个平面上的存储结构，3DNAND将多层闪存在垂直方向上堆叠，从而进一步提高了NAND闪存的存储密度。在访问速度方面，NAND闪存的接口读写速度也在不断提升，来满足日益增长的存储系统需求，例如，早期的ONFI（OpenNANDFlashInterface）的SDR（SingleDataRate）模式只支持几十兆字节每秒（MBps）的数据传输速率，而最新的ONFI4的NV-DDR3（Non-VolatileDoubleDataRate3）模式可支持高达800MBps的数据传输速度。不同类型的NAND闪存颗粒，因为存储结构或者接口模式的不同，在闪存操作（比如，闪存读，写，擦除等操作）的命令序列和接口时间参数等方面不尽相同。另一方面，不同的NAND闪存厂商的产品的参数也有一定的差异，比如NAND闪存厂商Intel，Micron，Hynix，Toshiba，Sandisk，Sumsang已经发展为ONFI标准和Toggle标准两个阵营。因此，不同NAND闪存颗粒的兼容性，是NAND闪存控制系统面临的严重挑战。
技术实现思路
根据上述问题，本专利技术提供了一种高兼容性层次化的NAND闪存控制方法和系统。本专利技术提供了一种高兼容性层次化的NAND闪存控制方法，包括3个控制层次，包括：层次1：并行管理多个NAND闪存颗粒操作流程的操作层；层次2：处理NAND闪存命令集的命令层；层次3：驱动NAND闪存接口总线的物理层。本专利技术的有益效果是：通过对NAND闪存操作的分层，解除NAND操作的命令流程控制，NAND命令的总线状态控制，和NAND总线状态的行为控制之间的管理耦合性，简化并明确了对这些层次相关的NAND闪存控制流程配置，实现了NAND闪存控制系统对NAND闪存颗粒的高兼容性。在上述技术方案的基础上，本专利技术还可以做如下进一步说明。进一步，所述层次1的功能包括，将NAND闪存操作拆分为NAND闪存命令，以及操作忙碌时间等待等任务，并将任务相应的NAND命令发送至层次2，即命令层。闪存操作的拆分根据系统预先设置的操作流程进行，可根据不同的NAND闪存颗粒进行编程配置。NAND闪存通道通常会挂载多个NAND闪存颗粒，所述层次1，可以支持多NAND闪存操作的并行交替执行，从而通过颗粒的并行操作来提高NAND闪存通道的带宽利用率。进一步，所述层次2的功能包括，将NAND闪存命令拆分为NAND闪存接口的总线状态序列，并将NAND闪存接口的总线状态序列发送至层次3，即物理层。闪存命令的拆分根据系统预先设置的NAND闪存接口的总线状态序列进行，可根据不同的NAND闪存颗粒进行编程配置。进一步，所述层次3的功能包括，根据NAND闪存接口总线状态序列，控制NAND闪存接口的总线行为，驱动NAND闪存接口总线。NAND闪存接口总线行为的控制根据系统预先设置的NAND闪存接口的总线状态行为进行，可根据不同的NAND闪存颗粒进行编程配置。本专利技术还提供了一种高兼容性层次化的NAND闪存控制系统，其特征在于，包括层次化的NAND操作管理，以及NAND操作流程在各个层次的可配置化。其中，所述的NAND闪存控制系统包括：NAND闪存操作配置单元，NAND闪存操作管理单元，NAND闪存命令配置单元，NAND闪存命令管理单元，NAND闪存接口配置单元，和NAND闪存接口驱动单元。NAND闪存操作配置单元支持系统配置NAND闪存操作的配置流程；NAND闪存操作管理单元根据NAND闪存操作配置单元中的操作流程，进行多NAND闪存操作的并行管理，并驱动NAND闪存命令管理单元；NAND闪存命令配置单元支持系统配置NAND闪存命令的接口总线行为；NAND闪存命令管理单元根据NAND闪存命令配置单元中的命令总线行为序列，进行NAND命令的管理，并驱动NAND闪存接口驱动单元；NAND闪存接口配置单元支持系统配置NAND闪存接口总线的行为；NAND闪存接口驱动单元根据NAND闪存接口配置单元中的总线行为定义，驱动NAND闪存接口总线。附图说明图1是一种应用本专利技术的NAND闪存控制系统框架图；图2是NAND闪存操作配置的数据结构图；图3是NAND闪存颗粒的工作状态流程；图4是NAND闪存操作管理单元的控制流程；图5是NAND闪存命令配置的数据结构图；图6是NAND闪存命令管理单元的控制流程；图7是NAND闪存接口驱动的数据结构图；图8是摘要附图。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。如图1所示，图1描述了一种应用本专利技术的高兼容性层次化的NAND闪存控制系统的框架图。该系统由NAND闪存操作配置单元，NAND闪存操作管理单元，NAND闪存命令配置单元，NAND闪存命令管理单元，NAND闪存接口配置单元，和NAND闪存接口驱动单元。本专利技术的NAND闪存控制系统在三个层次上可配置NAND闪存管理，分别为操作层对NAND闪存操作的流程定义；命令层对NAND闪存命令的总线状态序列定义；以及物理层对NAND闪存接口状态的总线行为定义。NAND闪存操作是在闪存颗粒上独立完成的命令，其由一个或多个NAND命令，以及繁忙时间等待（读，写，或者擦除时间）构成；NAND闪存的命令是在闪存通道上独立完成的总线状态序列；NAND闪存接口总线的状态是总线上各信号的行为，比如维持高或低电平等。NAND闪存操作配置单元负责NAND闪存操作流程的系统配置，并提供操作流程给NAND闪存操作管理单元做NAND闪存操作管理。如图2所示，图2描述了一种应用本专利技术的NAND闪存操作配置的数据结构。对于NAND闪存控制系统支持的每一个闪存操作，NAND闪存操作配置单元有一组存储单元储存如图2所示的数据结构来定义NAND闪存的操作流程，包括NAND闪存命令，NAND繁忙时间等待。NAND闪存操作管理单元接收NAND闪存应用端发送的NAND闪存操作，根据NAND闪存操作配置单元中定义的操作流程，将NAND闪存操作拆分为NAND闪存命令，以及操作忙碌时间等待等任务，并将相应的NAND命令发送至NAND闪存命令管理单元。NAND闪存操作管理单元可负责多个NAND闪存操作的并行管理其允许闪存通道上每个闪存颗粒上有一个正在执行的操作。NAND闪存本文档来自技高网...

【技术保护点】
一种高兼容性层次化的NAND闪存控制方法，包括3个层次：层次1：并行管理多个NAND闪存颗粒操作流程的操作层；层次2：处理NAND闪存命令集的命令层；层次3：驱动NAND闪存接口总线的物理层。

【技术特征摘要】
1.一种高兼容性层次化的NAND闪存控制方法，包括3个层次：层次1：并行管理多个NAND闪存颗粒操作流程的操作层；层次2：处理NAND闪存命令集的命令层；层次3：驱动NAND闪存接口总线的物理层。2.根据权利要求1所述的方法，其特征在于，所述层次1的功能包括，将NAND闪存操作拆分为NAND闪存命令，操作忙碌时间等待，NAND闪存状态查询等，并将相应的NAND命令发送至权利要求1所述的方法中的层次2，即命令层。3.根据权利要求2所述的方法，其特征在于，所述层次1可并行管理多个NAND闪存操作，NAND闪存的IO通道通常挂载多个NAND闪存颗粒，这些NAND闪存颗粒共享一个数据命令接口，但是可以独立且并行执行NAND闪存操作，所述层次1，即操作层，可同时对多个NAND颗粒上的闪存操作完成权利要求2所诉功能，并将来自不同操作的NAND闪存命令交织发送至权利要求1所述的方法中的层次...

【专利技术属性】
技术研发人员：方小玲，许伟，胡民，潘永斌，骆国庆，李国阳，
申请(专利权)人：联芸科技杭州有限公司，
类型：发明
国别省市：浙江,33