采用混合内插级联结构的时间间隔测量系统及测量方法技术方案

本发明专利技术提供了一种采用混合内插级联结构的时间间隔测量系统及测量方法，包括主门生成及误差提取单元、时钟单元、粗测单元、第一模拟内插单元、第二模拟内插单元、第一数字内插单元、第二数字内插单元和运算单元，主门生成及误差提取单元分别与时钟单元、粗测单元、第一模拟内插单元和第二模拟内插单元相连，第一模拟内插单元与第一数字内插单元相连，第二模拟内插单元与第二数字内插单元相连，粗测单元、第一数字内插单元和第二数字内插单元均与运算单元相连，时钟单元还分别与粗测单元、第一数字内插单元和第二数字内插单元相连。本发明专利技术采用模拟内插和数字内插的级联结构，充分发挥两种内插的技术优势，可大幅提升时间间隔测量分辨率。

【技术实现步骤摘要】
一种采用混合内插级联结构的时间间隔测量系统及测量方法
本专利技术涉及时间间隔测量领域，具体涉及一种采用混合内插级联结构的时间间隔测量系统及测量方法。
技术介绍
时间间隔测量是指测量两个事件发生时刻之间的时间差，其测量原理如图1所示。在进行时间间隔测量时，主门由开始事件和结束事件控制，开始事件打开主门，停止事件关闭主门，在主门打开期间，时钟脉冲累计计数，累计的时钟脉冲个数乘以时钟周期，就是开始事件和停止事件之间的时间间隔。开始事件和结束事件也可以是同一个输入信号相邻的两个脉冲信号。由于输入的被测事件与电子计数器时钟信号没有同步关系，因此主门信号和时钟信号不同步，这种方法在原理上存在±1个时钟周期的测量误差。通过提高时钟频率可以减小测量误差，例如当要求达到±1ns的测量分辨率时，时钟频率需要提高到1GHz，此时会大大增加时序同步、器件性能、电路板布局布线等方面的要求，实现非常困难。采用时间间隔误差修正技术，可进一步提高时间间隔测量分辨率。误差修正原理如图2所示。T为开始事件与结束事件之间的时间间隔；T0为开始事件以后的第一个时钟脉冲与停止事件以后的第一个时钟脉冲之间的时间间隔；T1为开始事件与之后的第一个时钟脉冲之间的时间间隔误差；T2为停止事件与之后的第一个时钟脉冲之间的时间间隔误差。在直接计数的基础上，把时间间隔误差T1和T2以更高的分辨率测量出来，可进一步提升时间间隔T的测量分辨率。推导可得待测的时间间隔如下式所示。T＝T0+T1-T2(1)为了准确测量T1和T2，发展出了模拟内插法、延迟线内插法、游标法、时间-幅度转换法等方法。单独采用模拟内插技术，提升分辨率的主要措施是提高时钟频率和提高模拟内插扩展倍数，在现有的主流模拟内插分辨率的基础上，提高时钟频率会大大增加时序同步、器件性能、电路板布局布线等方面的要求，实现困难；提高模拟扩展倍数，会面临漏电流导致的非线性以及测量速度变慢等问题，实现困难。单独采用数字内插技术，提升分辨率的主要措施是提高单个延时单元的分辨率。在现有的主流数字内插分辨率的基础上，进一步提高单个延时单元的分辨率，对延时线的长度、时序同步、数据锁存及延时校准等环节的要求均非常严苛，实现非常困难。
技术实现思路
针对现有的时间间隔测量方法存在的测量结果不准确的问题，本专利技术的第一目的是提供了一种采用混合内插级联结构的时间间隔测量系统。本专利技术采用以下的技术方案：一种采用混合内插级联结构的时间间隔测量系统，包括主门生成及误差提取单元、时钟单元、粗测单元、第一模拟内插单元、第二模拟内插单元、第一数字内插单元、第二数字内插单元和运算单元，所述主门生成及误差提取单元分别与时钟单元、粗测单元、第一模拟内插单元和第二模拟内插单元相连，第一模拟内插单元与第一数字内插单元相连，第二模拟内插单元与第二数字内插单元相连，粗测单元、第一数字内插单元和第二数字内插单元均与运算单元相连，所述时钟单元还分别与粗测单元、第一数字内插单元和第二数字内插单元相连。本专利技术的第二目的是提供了一种采用混合内插级联结构的时间间隔测量系统的测量方法。一种采用混合内插级联结构的时间间隔测量系统的测量方法，采用以上所述的采用混合内插级联结构的时间间隔测量系统，包括以下步骤：步骤1：主门生成及误差提取单元接收开始事件和结束事件，并生成主门信号；步骤2：主门信号送至粗测单元，结合时钟单元进行粗测计数，粗测计数后送至运算单元；步骤3：主门信号结合时钟单元在主门生成及误差提取单元内，生成前误差脉冲T1和后误差脉冲T2，前误差脉冲T1送至第一模拟内插单元，后误差脉冲T2送至第二模拟内插单元；步骤4：第一模拟内插单元接收前误差脉冲T1，通过充放电电路和电平比较电路，把前误差脉冲T1进行N1倍展宽，送至第一数字内插单元；第二模拟内插单元接收后误差脉冲T2，通过充放电电路和电平比较电路，把后误差脉冲T2进行N2倍展宽，送至第二数字内插单元；步骤5：第一数字内插单元和第二数字内插单元内均进行延时线数字内插计数，并将计数结果送至运算单元，运算单元结合粗测单元的结果得出时间间隔。本专利技术具有的有益效果是：本专利技术提供的采用混合内插级联结构的时间间隔测量系统及测量方法，在对前误差脉冲和后误差脉冲进行精密测量时，采用模拟内插和数字内插的级联结构，首先用模拟内插技术对前误差脉冲和后误差脉冲进行扩展，然后用数字内插技术对扩展后的信号进行高分辨率测量，充分发挥两种内插的技术优势，在现有的主流模拟内插和数字内插分辨率的基础上，在不增加模拟内插和数字内插设计难度的条件下，可大幅提升时间间隔测量分辨率。附图说明图1时间间隔测量基本原理图。图2时间间隔测量误差修正原理图。图3为采用混合内插级联结构的时间间隔测量系统的原理图。具体实施方式下面结合附图和具体实施例对本专利技术的具体实施方式做进一步说明：实施例1结合图3，一种采用混合内插级联结构的时间间隔测量系统，包括主门生成及误差提取单元、时钟单元、粗测单元、第一模拟内插单元、第二模拟内插单元、第一数字内插单元、第二数字内插单元和运算单元。其中，主门生成及误差提取单元分别与时钟单元、粗测单元、第一模拟内插单元和第二模拟内插单元相连，第一模拟内插单元与第一数字内插单元相连，第二模拟内插单元与第二数字内插单元相连。粗测单元、第一数字内插单元和第二数字内插单元均与运算单元相连，时钟单元还分别与粗测单元、第一数字内插单元和第二数字内插单元相连。本专利技术在对前误差脉冲和后误差脉冲进行精密测量时，采用了模拟内插和数字内插级联的测量方法。首先用模拟内插技术对前误差脉冲和后误差脉冲进行扩展，然后用数字内插技术对扩展后的信号进行高分辨率测量。例如如果模拟内插扩展倍数为1000，数字内插分辨率为50ps，则级联后的分辨率理论上可达到50ps/1000＝50fs，相对于单独使用数字内插技术，分辨率进一步提升了1000倍；相对于单独使用模拟内插的方案，在以上参数不变的条件下，如果模拟内插的计数时钟为100MHz，则本方案的分辨率比模拟内插方案进一步提升10ns/50ps＝200倍。实施例2一种采用混合内插级联结构的时间间隔测量系统的测量方法，采用以上实施例1所述的采用混合内插级联结构的时间间隔测量系统，包括以下步骤：步骤1：主门生成及误差提取单元接收开始事件和结束事件，并生成主门信号。步骤2：主门信号送至粗测单元，结合时钟单元进行粗测计数，粗测计数后送至运算单元；设定粗测单元的时钟周期为Tclk，M0为粗测单元的计数值，则由粗测单元得出的时间间隔值为T0＝M0×Tclk。步骤3：主门信号结合时钟单元在主门生成及误差提取单元内生成前误差脉冲T1和后误差脉冲T2，前误差脉冲T1送至第一模拟内插单元，后误差脉冲T2送至第二模拟内插单元；步骤4：第一模拟内插单元接收前误差脉冲T1，通过充放电电路和电平比较电路，把前误差脉冲T1进行N1倍展宽，送至第一数字内插单元；第二模拟内插单元接收后误差脉冲T2，通过充放电电路和电平比较电路，把后误差脉冲T2进行N2倍展宽，送至第二数字内插单元。步骤5：第一数字内插单元和第二数字内插单元内均进行延时线数字内插计数，第一数字内插单元和第二数字内插单元利用电信号的传播延时确定的特性，构造“串行延时、并行计数”的延时链，来完成误差脉本文档来自技高网...

【技术保护点】
一种采用混合内插级联结构的时间间隔测量系统，其特征在于，包括主门生成及误差提取单元、时钟单元、粗测单元、第一模拟内插单元、第二模拟内插单元、第一数字内插单元、第二数字内插单元和运算单元，所述主门生成及误差提取单元分别与时钟单元、粗测单元、第一模拟内插单元和第二模拟内插单元相连，第一模拟内插单元与第一数字内插单元相连，第二模拟内插单元与第二数字内插单元相连，粗测单元、第一数字内插单元和第二数字内插单元均与运算单元相连，所述时钟单元还分别与粗测单元、第一数字内插单元和第二数字内插单元相连。

【技术特征摘要】
1.一种采用混合内插级联结构的时间间隔测量系统，其特征在于，包括主门生成及误差提取单元、时钟单元、粗测单元、第一模拟内插单元、第二模拟内插单元、第一数字内插单元、第二数字内插单元和运算单元，所述主门生成及误差提取单元分别与时钟单元、粗测单元、第一模拟内插单元和第二模拟内插单元相连，第一模拟内插单元与第一数字内插单元相连，第二模拟内插单元与第二数字内插单元相连，粗测单元、第一数字内插单元和第二数字内插单元均与运算单元相连，所述时钟单元还分别与粗测单元、第一数字内插单元和第二数字内插单元相连。2.根据权利要求1所述的一种采用混合内插级联结构的时间间隔测量系统的测量方法，其特征在于，包括以下步骤：步骤1：主门生成及误差提取单元接收开始事件和结束事...

【专利技术属性】
技术研发人员：杜念文，毛黎明，刘强，李伟，杨帆，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37