增进微影可印性的方法技术

一种用于增进微影可印性的方法。此方法的一示例包括接收集成电路(IC)设计布局并使用IC设计布局进行光源电子束最佳化(SBO)制程以产生掩模射域图与照射光源图，其中SBO制程使用SBO模型，其同时使用掩模射域图模拟掩模制作制程以及使用照射光源图模拟晶圆制作制程。使用掩模射域图来制作掩模且使用照射光源图制作晶圆(在一些实施例中，使用掩模射域图制作的掩模)。晶圆包括与由IC设计布局定义的目标晶圆图案对应的最终晶圆图案。此方法可以有效减少(或消除)最终晶圆图案与目标晶圆图案之间的差异。

【技术实现步骤摘要】
增进微影可印性的方法
本公开关于微影制程最佳化，更特别关于用以增进微影可印性的方法。
技术介绍
随着半导体集成电路(IC)技术不断朝向更小的部件尺寸(例如32纳米、28纳米、20纳米以及20纳米以下)发展，集成电路(IC)设计变得更具挑战性。举例来说，当制作IC元件时，IC元件性能受到微影可印性(lithographyprintability)能力的严重影响，微影可印性能力表示晶圆上形成的最终晶圆图案与由IC设计布局定义的目标晶圆图案的对应程度。目前已经提出的增进微影可印性的各种方法(如光学邻近校正(OPC)、掩模邻近校正(MPC)与反向微影技术(ILT))，其集中于最佳化用于将与目标晶圆图案对应的图像投影在晶圆上的掩模。然而，微影可印性能力也受到使用最佳化的掩模的晶圆制作制程本身的限制。尽管现有的用于增进微影可印性的方法通常已足以达到所欲的目的，但仍无法适用于所有方面。
技术实现思路
本公开的实施例提供一种用于增进微影可印性的方法，包括下列步骤：接收一集成电路(IC)设计布局；以及使用集成电路设计布局，进行一光源电子束最佳化(SBO)制程以产生一掩模射域图以及一照射光源图，其中SBO制程使用一光源电子束最佳化模型，最佳化模型同时使用掩模射域图模拟一掩模制作制程以及使用照射光源图模拟一晶圆制作制程。附图说明以下将配合说明书附图详述本公开的实施例，应注意的是，依照工业上的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本公开的特征。图1是本公开多种实施例中，集成电路(IC)制作系统的简化区域图以及与IC制作系统相关的IC制作流程。图2是本公开多种实施例中，制作IC的方法的流程图，其可由图1的IC制作系统实现。图3与图4是本公开多种实施例中，不同IC设计阶段的IC设计布局的示意图，其可由图2的方法实现。图5是本公开多种实施例中，用以产生掩模射域图与照射光源图的光源电子束最佳化(SBO)方法的流程图，其可由图2的方法实现。图6是本公开多种实施例中，用于建立SBO模型的方法的流程图，其可由图5的方法实现。图7是本公开多种实施例中，电子束写入器200的简化区域图。图8是本公开多种实施例中，微影系统的简化区域图。图9A至图9D是本公开多种实施例中，在各种晶圆制作阶段的半导体晶圆的部分或整体的局部示意图。图10是本公开多种实施例中，SBO系统300的简化区域图，其可以由图1的IC制作系统实现。图11是本公开多种实施例中，制作IC的方法的流程图，其可由图1的IC制作系统实现。附图标记说明：10～IC制作系统；15～设计公司；20～掩模厂；25～IC制作商；30～IC装置；35～IC设计布局；40～掩模数据准备；45～掩模制作；50～投影的晶圆图像；55～显影后检查；60～最终晶圆图案；100～方法；110、130、140、160、170～操作；120～IC设计布局；122、124、126、128～IC部件；132～虚置部件；140～方法；142、144、146、148～操作；150～方法；150、154、156～操作；200～电子束写入器；202～掩模；204～电子束敏感光致抗蚀剂层；206～掩模基底；208～站点；210～反应室；212～电子束源；214～电子束；216～电子束柱；218～帮浦单元；250～微影系统；252～照射光源；254～照射光学件；256～掩模；258～投影光学件；260～目标；270～半导体晶圆；275～半导体基底；280～晶圆材料层；285～图案化的光致抗蚀剂层；300～光源电子束最佳化(SBO)系统；302～处理器；304～系统存储器；306～大容量储存装置；308～通信模块；310～掩模制作系统；315～晶圆制作系统；320～IC设计布局模块；325～掩模切割模块；330～IC数据收集模块；335～IC制作数据库；340～SBO模型模块；345～SBO制程模块；400～方法；410、430、440～操作。具体实施方式本公开关于微影制程最佳化，更特别关于用以增进微影可印性的方法。下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。图1是根据本公开的多种实施例的集成电路(IC)制作系统10的简化区域图以及与IC制作系统10相关的IC制作流程。IC制作系统10包括多个实体，诸如设计公司(designhouse)(或设计团队)15、掩模厂(maskhouse)20与IC制作商25(例如：IC晶圆厂)，这些实体在设计、开发、以及与制作IC装置30相关的制作周期及/或服务彼此互动。这些实体通过通信网络连接，该通信网络可以是单一网络或各种不同的网络，例如内联网及/或网际网络，以及可以包括有线及/或无线通信通道。每个实体可以与其他实体互动，并且可以向其他实体提供服务及/或从其他实体接收服务。设计公司15、掩模厂20和IC制作商25中的一个或多个可以由单个大公司拥有，并且甚至可以共同存在于共同场所中并且使用共同资源。设计公司15产生IC设计布局(layout)35(也称为IC设计图案)。IC设计布局35包括根据欲制作的IC产品的规格而设计的IC产品的各种电路图案(以几何形状表示)。这些电路图案对应于形成在各种材料层(例如金属层、介电层及/或半导体层)中的几何图案，其组合以形成IC产品(例如IC装置30)的IC部件(ICfeatures)(组件)。例如，IC设计布局35的一部分包括欲形成在基底(如硅晶圆)上及/或形成在设置在基底上的各种材料层中的各种IC部件。各种IC部件可以包括有主动区、栅极部件(例如栅极电介质或闸电极)、源极区/部件和漏极区/部件、互连部件(例如导电线及/或导电孔)、接合垫部件、其它IC部件或其组合。IC设计布局35可包括用于提供成像效果、处理增进及/或识别信息的辅助部件。在一些实施例中，使用几何近似校正(geometryproximitycorrection，GPC)制程将辅助部件插入至IC设计布局35中，其类似于用于最佳化掩模图案(掩模布局)的光学邻近校正(opticalproximitycorrection，OPC)制程。GPC可考虑与IC制作相关的环境影响，包括微影负载效应(例如与曝光和显影制程相关的蚀刻负载效应和图案化负载效应)以及由图案密度变化引起的化学机械研磨(chemicalmechanicalpolishing，CMP)制程效应。设计公司15实施适当的设计程序以形成IC设计布局35。此设计程序可包括逻辑设计、物理设计、布局和布线或其组合。IC设计布局35呈现在具有电路图案(几何图案)的信息的一或多个数据文件中。举例来说，IC设计布局35以图形数据库系统文件格式(如GDS或GDSII)表示。在另一例子中，IC设计布局35可表示为另一合适的文件格式，例如开放图稿系统交换标准文件(OpenArtworkSystemInterchange本文档来自技高网...

【技术保护点】
一种用于增进微影可印性的方法，包括下列步骤：接收一集成电路IC设计布局；以及使用该集成电路设计布局，进行一光源电子束最佳化SBO制程以产生一掩模射域图以及一照射光源图，其中该光源电子束最佳化制程使用一光源电子束最佳化模型，该光源电子束最佳化模型同时使用该掩模射域图模拟一掩模制作制程以及使用该照射光源图模拟一晶圆制作制程。

【技术特征摘要】
2016.09.30 US 15/282,1311.一种用于增进微影可印性的方法，包括下列步骤：接收一集成电路IC设计布局；以及使用该集成电路设计布局，进行一光源...

【专利技术属性】
技术研发人员：黄旭霆，周硕彦，刘如淦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71