具有独立进位链的加法指令制造技术

提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。

Addition instruction with independent carry chain

It provides multiple addition instructions that have no data dependence between each other. The first addition instruction stores its input output in the first flag of the flag register and does not modify the second flag in the flag register. The second addition instruction stores its input output in the second flag of the flag register and does not modify the first flag in the flag register.

【技术实现步骤摘要】
具有独立进位链的加法指令本申请是国际申请日为2011/12/22，国际申请号为PCT/US2011/066941，进入中国国家阶段的申请号为201180075816.5，题为“具有独立进位链的加法指令”的专利技术专利申请的分案申请。
本专利技术的实施例一般涉及计算机处理器架构，更具体而言，涉及当被执行时导致特定结果的指令。相关技术的描述加法指令通常被包括在指令集架构(ISA)内。大量加法指令通常出现在乘法中。例如，公钥加密一般涉及需要多精度乘法的长整数运算。诸如模取幂之类的这些操作是高度计算密集的且涉及大量加法。负责设立企业的安全套接字层(SSL)事务的服务器可在短时间跨度内从企业客户机接收大量连接请求。每一个事务涉及包括大量整数乘法和加法的加密操作。低效的加法操作可减缓整体性能。附图说明在各个附图的图形中，本专利技术的各实施例是作为示例而不是显示说明的，在附图中，类似的参考编号表示类似的元件。应注意，在本公开中对“一”或“一个”实施例的不同引用不一定指相同实施例，且这种引用表示至少一个。此外，当参考一个实施例描述特定特征、结构或特性时，认为在本领域技术人员学识范围内，可以与其他本文档来自技高网...

【技术保护点】
一种方法，包括：接收第一加法指令；接收第二加法指令；执行所述第一加法指令和所述第二加法指令，所述第一加法指令和所述第二加法指令之间没有数据依赖性；将所述第一加法指令的第一进位输出存储在标志寄存器的第一标志中，并且不修改标志寄存器中的第二标志；以及将所述第二加法指令的第二进位输出存储在所述标志寄存器的所述第二标志中，并且不修改所述第一标志。

【技术特征摘要】
1.一种方法，包括：接收第一加法指令；接收第二加法指令；执行所述第一加法指令和所述第二加法指令，所述第一加法指令和所述第二加法指令之间没有数据依赖性；将所述第一加法指令的第一进位输出存储在标志寄存器的第一标志中，并且不修改标志寄存器中的第二标志；以及将所述第二加法指令的第二进位输出存储在所述标志寄存器的所述第二标志中，并且不修改所述第一标志。2.如权利要求1所述的方法，其特征在于，还包括：接收乘法指令来将第一因数和第二因数相乘；且将所述第一因数和所述第二因数相乘来产生乘积，所述乘积包括最低有效的一半和最高有效的一半，且所述最低有效的一半是所述第一加法指令的源操作数，所述最高有效的一半是所述第二加法指令的源操作数。3.如权利要求2所述的方法，其特征在于，还包括：接收所述乘法指令、所述第一加法指令、和所述第二加法指令作为三个连续指令。4.如权利要求1所述的方法，其特征在于，所述第一加法指令读取所述第一标志以获得进位输入，且所述第二加法指令读取所述第二标志以获得进位输入。5.如权利要求4所述的方法，其特征在于，所述第一标志是进位标志与溢出标志中的一个，且所述第二标志是所述进位标志与溢出标志中的另一个。6.如权利要求1所述的方法，其特征在于，还包括：接收第三加法指令，所述第三加法指令读取所述标志寄存器的第三...

【专利技术属性】
技术研发人员：V·戈帕尔，J·D·吉尔福德，G·M·沃尔里齐，W·K·费格哈利，E·奥兹图科，M·G·迪克森，S·P·米莱克斯，M·C·梅尔腾，李瞳，B·L·托尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US