用于现场可编程门阵列的定向二维路由器和互连网络、以及所述路由器和网络的其他电路和应用制造技术
【技术实现步骤摘要】
【国外来华专利技术】用于现场可编程门阵列的定向二维路由器和互连网络、以及所述路由器和网络的其他电路和应用
本公开总体上涉及电子电路，并且更具体地涉及例如互连网络设计、现场可编程门阵列(FPGA)设计、计算机架构以及电子设计自动化工具。相关技术本公开涉及片上网络(“NOC”)互连网络的设计和实施方式以用于在FPGA中以可编程逻辑进行高效实施。随着FPGA容量的增长并添加对许多非常高带宽接口和输入/输出(I/O)通道的支持，并且在同一集成片上系统(SOC)上主控更多的客户端核，在可编程逻辑中，可行的、可扩展的、高效互连网络中实现使得高速数据可以在许多客户核与外部接口核之间和之中以全带宽(即，能够以源核(电路)可以产生的或目的地核可以消耗的最大数据速率传送数据)流动是一项困难挑战。例如，FPGA可以直接附接至八个通道的双倍数据速率4(DDR4)动态随机存取存储器(DRAM)、八个通道的高带宽(HBM)[8]DRAM存储器、或十六个通道的混合存储器立方体(HMC)[9]DRAM存储器，每个通道能够以每秒100千兆位至每秒250千兆位(Gbps)的速度读取或写入数据。另外，FPGA可以直接附接至四到十六通道的25-100Gbps以太网接口。大型FPGA(SOC)系统设计可以采用互连网络系统在FPGA上的任何客户端核点与FPGA上的任何DRAM通道接口核或网络接口核之中或之间以全带宽传输所有这些数据流。至今，对FPGANOC设计的现有技术研究已经产生了复杂的FPGANOC系统，这些系统在其递送的有限带宽内消耗大量FPGA资源，并且因为报文穿过跨网络的路由器而相对较慢。现有技术NOC规...
【技术保护点】
一种包括二维或更多维路由器的装置，包括：逻辑电路，用于将报文从多个报文输入之一传输至一个或多个报文输出，所述报文包括多个位，报文输入，包括第一维输入、第二维输入、以及客户端输入；报文输出，包括第一维输出和第二维输出；交换电路，被配置用于针对所述第一维输出而选择所述报文输入之一，并且用于针对所述第二维输出而选择所述报文输入之一。
【技术特征摘要】
【国外来华专利技术】2015.05.22 US 62/165,774;2015.12.31 US 14/986,532;1.一种包括二维或更多维路由器的装置，包括：逻辑电路，用于将报文从多个报文输入之一传输至一个或多个报文输出，所述报文包括多个位，报文输入，包括第一维输入、第二维输入、以及客户端输入；报文输出，包括第一维输出和第二维输出；交换电路，被配置用于针对所述第一维输出而选择所述报文输入之一，并且用于针对所述第二维输出而选择所述报文输入之一。2.如权利要求1所述的装置，其中，所述交换电路被配置用于针对所述第一维输出而选择所述客户端输入或所述第一维输入，并且用于针对所述第二维输出而选择所述客户端输入、所述第一维输入、或所述第二维输入之一。3.如权利要求2所述的装置，其中，所述交换电路包括第一维多路复用器和第二维多路复用器；所述第一维多路复用器被配置用于选择所述客户端输入或所述第一维输入之一，所述第二维多路复用器被配置用于选择所述客户端输入、所述第一维输入、或所述第二维输入之一。4.如权利要求3所述的装置，其中，所述逻辑电路是以现场可编程门阵列实现的。5.如权利要求4所述的装置，其中，所述交换电路进一步包括第一维输出寄存器和第二维输出寄存器，其中，所述第一维输出寄存器寄存所述第一维多路复用器的输出并且所述第二维输出寄存器寄存所述第二维多路复用器的输出，并且其中，所述路由器第一维输出是所述第一维输出寄存器的输出，并且其中，所述路由器第二维输出是所述第二维输出寄存器的输出。6.如权利要求2所述的装置，其中，所述交换电路进一步包括第一维输入寄存器和第二维输入寄存器，其中，所述第一维输入寄存器寄存所述第一维输入并且所述第二维输入寄存器寄存所述第二维输入；并且其中，所述交换电路进一步包括第一维输出多路复用器和第二维输出多路复用器；所述第一维输出多路复用器被配置用于选择所述客户端输入和所述第一维输入寄存器的输出之一；所述第二维输出多路复用器被配置用于选择所述客户端输入、所述第一维输出寄存器的输出、以及所述第二维输出寄存器的输出之一；并且其中，所述路由器第一维输出是所述第一维输出多路复用器的输出，并且所述路由器第二维输出是所述第二维输出多路复用器的输出。7.如权利要求5所述的装置，其中，所述交换电路包括多个交换元件；交换元件包括：实现所述第一维多路复用器的一个位、所述第二维多路复用器的一个位的可拆分8输入逻辑单元；实现所述第一维输出寄存器的一个位的触发器；以及实现所述第二维输出寄存器的一个位的触发器。8.如权利要求7所述的装置，其中，所述交换电路包括多个交换元件；交换元件包括可拆分8输入逻辑单元，所述可拆分8输入逻辑单元被配置为具有三个输入的三输入LUT(查找表)，所述三个输入包括所述客户端输入的一个位、所述第一维输入的一个位、以及一位选择信号；并且所述可拆分8输入逻辑单元进一步被配置为具有多个输入的五输入LUT，所述多个输入包括所述客户端输入的一个位、所述第一维输入的一个位、所述第二维输入的一个位、以及两位选择信号；所述交换元件进一步包括实现所述路由器第一维输出寄存器的一个位和所述路由器第二维输出寄存器的一个位的触发器。9.如权利要求7所述的装置，其中，所述交换电路包括多个交换元件；交换元件包括可拆分8输入逻辑单元，所述可拆分8输入逻辑单元被配置为具有五个输入的五输入LUT，所述五个输入包括所述客户端输入的一个位、所述第一维输入的一个位、所述第二维输入的一个位、以及两位选择信号；并且所述可拆分8输入逻辑单元进一步被配置为具有多个输入的第二个五输入LUT，所述多个输入包括所述客户端输入的一个位、所述第一维输入的一个位、所述第二维输入的一个位、以及第二两位选择信号；所述交换元件进一步包括实现所述路由器第一维输出寄存器的一个位和所述路由器第二维输出寄存器的一个位的触发器。10.如权利要求7所述的装置，其中，所述交换电路进一步包括第二客户端输入，并且其中，所述交换电路进一步包括多个交换元件；交换元件包括可拆分8输入逻辑单元，所述可拆分8输入逻辑单元被配置为具有六个输入的两输出四对一多路复用器，所述六个输入包括所述客户端输入的一个位、所述第二客户端输入的一个位、所述第一维输入的一个位、所述第二维输入的一个位、以及两位选择信号，并且所述可拆分8输入逻辑单元进一步被配置有第一维输出位和第二维输出位；所述交换元件进一步包括实现所述路由器第一维输出寄存器的一个位和所述路由器第二维输出寄存器的一个位的触发器。11.如权利要求5所述的装置，其中，所述交换电路包括多个交换元件；交换元件包括被配置用于实现所述第一维多路复用器的一个位、所述第二维多路复用器的一个位、所述第一维输出寄存器的一个位、以及所述第二维输出多路复用器的一个位的双输出6输入LUT。12.如权利要求11所述的装置，其中，交换元件包括被配置为五输入两输出LUT的双输出6-LUT逻辑单元。13.如权利要求12所述的装置，其中，交换元件包括被配置为双五输入两输出LUT的双输出6-LUT逻辑单元，并且其中，所述五输入包括所述客户端输入的一个位、所述第一维输入的一个位、所述第二维输入的一个位、以及在所述第一维输入和所述第二维输入以及所述客户端输入上最多选择四对布尔函数的两个交换函数选择位。14.如权利要求13所述的装置，其中，所述双五输入两输出LUT被配置用于产生两个输出，第一输出为所述客户端输入的一个位、所述第一维输入的一个位、以及所述第二维输入的一个位之一；并且第二输出为所述客户端输入的一个位、所述第一维输入的一个位、以及所述第二维输入的一个位之一。15.如权利要求13所述的装置，其中，其中，所述双五输入两输出LUT被配置用于产生两个输出，所述两个输出由交换函数选择器的两个位进行控制以便产生四个不同的具有三个输入的传递函数，所述三个输入包括所述客户端输入的一个位、所述第一维输入的一个位、以及所述第二维输入的一个位。16.如权利要求15所述的装置，其中，所述四个传递函数是：a)X←I，Y←I；b)X←XI，Y←XI；c)X←XI，Y←XI；以及d)X←XI，Y←YI，其中，I表示所述客户端输入，X表示所述第一维输入，并且Y表示所述第二维输入。17.如权利要求7所述的装置，其中，将一个路由器的报文输出端口通信地耦合至另一个路由器的报文输入端口的链路包括一组导线。18.如权利要求7所述的装置，其中，将一个路由器的报文输出端口通信地耦合至另一个路由器的报文输入端口的链路进一步包括零个、一个、或多个链路流水线寄存器，其中，链路流水线寄存器是以FPGA逻辑单元中的触发器实现的。19.如权利要求6所述的装置，其中，将一个路由器的报文输出端口通信地耦合至另一个路由器的报文输入端口的链路进一步包括零个、一个、或多个链路流水线寄存器，其中，链路流水线寄存器是以嵌入在FPGA可编程互连结构中的触发器实现的。20.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求1所述的装置。21.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求8所述的装置。22.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求15所述的装置。23.一种用于在现场可编程门阵列中的多个客户端核中发送和递送报文的装置，每个报文包括多个位，所述装置包括：片上网络(NOC)，所述NOC包括多个路由器，二维或更多维路由器，包括用于将报文从报文输入传输到报文输出的逻辑电路；所述路由器进一步包括报文输入、交换电路、以及报文输出；所述报文输入包括第一维输入、第二维输入、以及客户端输入；报文输出，包括第一维输出和第二维输出。24.如权利要求23所述的装置，其中，路由器进一步包括路由器地址，从所述路由器地址处可以获得在NOC内的二维路由器坐标(x,y)；其中，具有共同y坐标的路由器的子集互连成单向循环，从而使得每个路由器第一维输出是所述子集中的另一路由器的第一维输入；并且其中，具有共同x坐标的路由器的子集互连成单向循环，从而使得每个路由器第二维输出是所述子集中的另一路由器的第二维输入。25.如权利要求24所述的装置，其中，客户端包括具有输出报文端口的逻辑电路，其中，客户端输出报文端口连接至路由器输入I。26.如权利要求25所述的装置，其中，客户端进一步包括输入报文端口，并且其中，路由器的第一维输出连接至第一维环中的下一个路由器，所述路由器的第二维输出连接至第二维环中的下一个路由器，并且其中，所述第一或第二维输出还连接至所述客户端核的报文输入端口。27.如权利要求25所述的装置，其中，客户端包括具有输入报文端口和输出报文端口的逻辑电路，其中，客户端输出报文端口连接至路由器输入I，并且其中，客户端输入报文端口连接至所述路由器第二维输出Y。28.如权利要求27所述的装置，其中，路由器进一步包括输出有效指示符，并且其中，输出有效指示符包括路由器第二维输出有效指示符和客户端输出有效指示符。29.如权利要求28所述的装置，其中，所述路由器客户端输出有效指示符是到所述路由器的所述客户端核的输入；并且其中，所述路由器第二维输出有效指示符是到所述路由器的Y环上的所述下一个路由器的输入。30.如权利要求29所述的装置，其中，所述交换电路进一步包括第一维多路复用器和第二维多路复用器；所述第一维多路复用器被配置用于选择所述客户端输入或所述第一维输入之一，所述第二维多路复用器被配置用于选择所述客户端输入、所述第一维输入、或所述第二维输入之一；并且所述交换电路进一步包括第一报文维度寄存器和第二维寄存器，其中，所述第一寄存器寄存所述第一维多路复用器的输出并且所述第二寄存器寄存所述第二维多路复用器的输出，并且其中，所述路由器第一维输出是所述第一维寄存器的输出，并且其中，所述路由器第二维输出是所述第二维寄存器的输出，其中，所述交换电路包括多个交换元件；交换元件包括可拆分8输入逻辑单元，所述可拆分8输入逻辑单元包括具有多个输入的五输入LUT，所述多个输入包括所述路由器第一维输入的一个位、所述路由器第二维输入的一个位、所述路由器客户端输入的一个位、以及两位选择；所述逻辑单元进一步包括具有多个输入的三输入LUT，所述多个输入包括所述路由器第一维输入的一个位、和路由器客户端输入的一个位以及一位选择；所述交换元件进一步包括实现所述第一维寄存器的一个位的触发器和实现所述第二维寄存器的一个位的触发器。31.如权利要求29所述的装置，其中，所述交换电路进一步包括第一维多路复用器和第二维多路复用器；所述第一维多路复用器被配置用于选择所述客户端输入或所述第一维输入之一，所述第二维多路复用器被配置用于选择所述客户端输入、所述第一维输入、或所述第二维输入之一；并且所述交换电路进一步包括第一维寄存器和第二维寄存器，其中，所述第一寄存器寄存所述第一维多路复用器的输出并且所述第二寄存器寄存所述第二维多路复用器的输出，并且其中，所述路由器第一维输出是所述第一维寄存器的输出，并且其中，路由器第二维输出是所述第二维寄存器的输出，其中，所述交换电路包括多个交换元件；交换元件包括可拆分8输入逻辑单元，所述可拆分8输入逻辑单元包括具有多个输入的五输入LUT，所述多个输入包括所述路由器第一维输入的一个位、所述路由器第二维输入的一个位、所述路由器客户端输入的一个位、以及两位选择；所述逻辑单元进一步包括具有多个输入的第二个五输入LUT，所述多个输入包括所述路由器第一维输入的所述一个位、所述路由器第二维的所述一个位、所述客户端输入I的所述一个位、以及两位选择；所述交换元件进一步包括实现所述第一维寄存器的一个位的触发器和实现所述第二维寄存器的一个位的触发器。32.如权利要求29所述的装置，其中，所述交换电路进一步包括第一维寄存器和第二维寄存器，其中，所述第一寄存器寄存所述第一维多路复用器的输出并且所述第二寄存器寄存所述第二维多路复用器的输出，并且其中，所述路由器第一维输出是所述第一维寄存器的输出，并且其中，所述路由器第二维输出是所述第二维寄存器的输出，其中，所述交换电路包括多个交换元件；交换元件，所述交换元件包括被配置为双五输入两输出LUT的双输出6-LUT逻辑单元，并且其中，所述五个输入包括所述第一维输入的一个位、所述第二维输入的一个位、所述客户端输入的一个位、以及两位选择器信号，所述双五输入两输出LUT被配置用于产生两个输出，所述两个输出由所述选择器进行控制以便产生所述第一维输入的一个位、所述第二维输入的一个位、以及所述客户端输入的一个位的最多四对布尔函数，所述交换元件进一步包括实现所述第一维寄存器的一个位的触发器以及实现所述第二维寄存器的一个位的触发器。33.如权利要求30所述的装置，其中，所述选择器包括两个位，所述两个位中的一个位是所述第一维输入报文有效指示符，并且所述两个位中的一个位是所述第二输入报文有效指示符。34.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求23所述的装置。35.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求30所述的装置。36.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求32所述的装置。37.一种用于在片上网络(NOC)中的多个客户端核之间传达多个报文的方法，每个报文包括多个位；NOC包括多个路由器；路由器包括用于将报文从多个报文输入传输到一个或多个报文输出的逻辑电路；客户端核包括逻辑电路，所述逻辑线路具有通信地耦合至路由器输出端口的报文输入端口或者具有通信地耦合至路由器输入端口的报文输出端口；所述路由器进一步包括路由器地址，从所述路由器地址处可以获得在NOC内的二维路由器坐标(x,y)；其中，具有共同第二维坐标的路由器的子集互连成单向循环，从而使得每个路由器的第一维输出是所述子集中的另一路由器的第一维输入；并且其中，具有共同第一维坐标的路由器的子集互连成单向循环，从而使得每个路由器的第二维输出是所述子集中的另一路由器的第二维输入；所述报文进一步包括与所述NOC中的路由器相对应的目的地地址；路由器报文输入包括第一维输入报文、第二维输入报文、以及客户端输入报文；路由器报文输出包括第一维输出报文和第二维输出报文；其中，报文被从源客户端传达至路由器(源路由器)的报文输入端口，并且随后所述报文被传达至在路由器(目的地路由器)的报文输出端口处的目的地客户端。38.如权利要求37所述的方法，其中，路由器报文输入进一步包括第一维输入报文有效指示符、第二维输入报文有效指示符以及客户端输入报文有效指示符，并且其中，路由器报文输出进一步包括第一维输出报文有效指示符、第二维输出报文有效指示符以及客户端输出报文有效指示符，并且其中，源客户端通过以下步骤经由所述NOC将报文发送至所述目的地客户端：所述客户端向所述源路由器的输入端口断言所述报文，并且断言所述客户端输入报文有效指示符；所述源路由器等待由所述客户端对所述客户端输入报文有效指示符进行断言，然后接收来自所述客户端的所述报文。39.如权利要求38所述的方法，其中，目的地客户端通过以下步骤接收来自目的地路由器的报文：所述目的地路由器在报文输出端口上断言所述报文，并且断言所述客户端输出报文有效指示符；所述客户端等待对所述客户端输出报文有效指示符的断言，并且接收来自目的地路由器报文输出端口的所述输出报文。40.如权利要求38所述的方法，其中，目的地客户端通过以下步骤接收来自目的地路由器的报文：所述目的地路由器在所述第二维报文输出端口上断言所述报文，并且断言所述客户端输出报文有效指示符；所述客户端等待对所述客户端输出报文有效指示符的断言，并且接收来自所述目的地路由器的第二维报文输出端口的所述输出报文。41.如权利要求40所述的方法，其中，通过以下步骤将报文从第一路由器传达至第二路由器：所述第一路由器在第一或第二维报文输出端口上断言所述报文，并且断言相应的第一或第二维输出报文有效指示符；所述第二路由器等待对所述第一路由器的第一或第二维输出有效指示符的断言，并且然后在所述第一路由器的第一或第二维输入端口上接收来自所述第一路由器的相应的第一或第二维输出端口的所述报文。42.如权利要求41所述的方法，其中，通过以下步骤将报文从所述报文输入端口之一经过路由器传达至所述报文输出端口之一：所述路由器执行路由函数以针对每个输出端口确定在所述输出端口上输出哪个输入报文端口报文；并且根据所述路由函数的结果，所述路由器针对每个输出报文端口执行交换动作以便在所述端口上输出所述输入报文之一。43.如权利要求41所述的方法，其中，所述路由函数有关于路由器的报文输入和路由器的报文输入指示符，其中，所述路由函数还针对每个输出端口确定所述报文输出有效指示符。44.如权利要求43所述的方法，其中，通过以下步骤将报文从源客户端经过源路由器、经过零个或多个中间路由器、经过目的地路由器传达至目的地客户端：所述源客户端向所述源路由器的报文输入端口断言报文和报文有效指示符；当路由器的报文输入有效时重复以下各项：所述路由器执行路由函数以针对每个输出端口确定在所述输出端口上输出哪个输入报文端口报文、以及所述报文输出有效指示符；根据所述路由函数的结果，所述路由器针对每个输出端口执行交换动作以便选择并输出所述输入报文端口报文之一；然后，所述目的地路由器在其第二维报文输出端口上断言所述输出报文，断言所述客户端输出有效指示符，并且否定所述第二维输出有效指示符。45.如权利要求44所述的方法，其中，所述路由函数有关于所述路由器输入报文和所述输入有效指示符。46.如权利要求45所述的方法，其中，所述特定路由函数是所述路由器的可配置参数。47.如权利要求46所述的方法，其中，所述NOC实现维度次序路由，其中，报文从具有源路由器地址坐标(xs,ys)的源路由器和具有路由器地址坐标(xd,yd)的目的地路由器的目的地横穿一系列具有Y坐标ys的零个或多个路由器，在第一维报文输入端口上输入到每个这种路由器，在第一维报文输出端口上从每个路由器输出，直到所述报文到达具有路由器地址坐标(xd,ys)的路由器；所述报文然后在所述路由器的第二维输出端口上从具有路由器地址坐标(xd,ys)的所述路由器输出，然后所述报文横穿一系列具有X坐标xd的零个或多个路由器，在第二维报文输入端口上输入到每个这种路由器，在第二维报文输出端口上从每个路由器输出，直到所述报文到达具有与所述报文目的地地址相对应的路由器地址坐标(xd,yd)的所述目的地路由器，然后，所述报文在所述路由器的第二维输出端口上输出，所述路由器的客户端输出报文有效指示符被断言，并且所述目的地客户端接收所述报文。48.如权利要求47所述的方法，其中，所述报文已经到达具有路由器地址坐标(xd,ys)的所述路由器；如果所述路由器的第二维报文输出端口不可用，则所述报文在所述第一维报文输出端口上从所述路由器输出。49.如权利要求48所述的方法，其中，所述报文已经到达具有路由器地址坐标(xd,ys)的所述路由器，并且在所述第二维报文输出端口不可用的情况下，所述报文在所述第一维报文输出端口上从所述路由器输出；所述报文将继续横穿具有Y坐标ys的其他路由器，直到所述报文返回具有路由器地址坐标(xd,ys)的所述路由器；当所述报文然后在所述路由器的第二维输出端口上从所述路由器输出时，则所述报文横穿一系列具有路由器地址X坐标等于xd的零个或多个路由器，在第二维报文输入端口上输入到每个这种路由器，在第二维报文输出端口上从每个路由器输出，直到所述报文到达具有与所述报文目的地说明符相对应的路由器地址坐标(xd,yd)的所述目的地路由器；所述报文在所述路由器的第二维输出端口上输出，所述路由器的客户端输出报文有效指示符被断言，并且所述目的地客户端接收所述报文。50.如权利要求45所述的方法，其中，路由器的路由函数执行偏转维度次序路由算法的一个步骤；51.如权利要求50所述的方法，其中，偏转维度次序路由算法的一个步骤为以下步骤：如果所述第二维输入报文存在并且所述第二维输入有效指示符被断言，则将所述第二维输入报文路由至所述第二维输出端口；如果所述第一维输入报文存在并且所述第一维输入有效指示符被断言，并且所述报文目的地地址的x坐标与所述目的地路由器地址的x坐标相对应，则如果所述第二维输出不忙，则将所述输入报文路由至所述第二维输出端口；否则，将所述输入报文路由至所述第一维输出端口；如果所述客户端输入报文存在并且所述客户端输入有效指示符被断言，如果所述报文的x坐标与所述目的地路由器地址的x坐标相对应，则如果所述第二维输出报文端口不忙，则将所述输入报文路由至所述第二维报文输出端口；否则，如果所述报文的x坐标不与所述目的地路由器地址的x坐标相对应，则如果所述第一维输出报文端口不忙，则将所述输入报文路由至所述第一维输出端口。52.如权利要求50所述的方法，其中，偏转维度次序路由算法的一个路由器步骤为以下步骤：清除全部输出有效指示符；如果所述第二维输入报文存在并且所述第二维输入有效指示符被断言，则将所述第二维输入报文路由至所述第二维输出端口；如果所述第二维输入报文y坐标与所述路由器地址的y坐标相对应，则断言所述客户端输出报文有效指示符；否则，断言所述第二维输出报文有效指示符；如果所述第一维输入报文存在并且所述第一维输入有效指示符被断言，并且所述报文目的地说明符的x坐标与所述路由器地址的x坐标相对应，则如果所述第二维输出不忙，则将所述输入报文路由至所述第二维输出端口，并且(如果所述报文目的地说明符的y坐标与所述路由器地址的y坐标相对应，则断言所述客户端输出报文有效指示符，否则断言所述第二维输出报文有效指示符)，否则将所述第一维输入报文路由至所述第一维报文输出端口并且断言所述第一维输出有效指示符；如果所述客户端输入报文存在并且所述客户端输入有效指示符被断言，并且所述报文目的地说明符的x坐标与所述路由器地址的x坐标相对应，则如果所述第二维输出端口不忙，则将所述输入报文路由至所述第二维报文输出端口，并且(如果所述报文目的地说明符的y坐标与所述路由器地址的y坐标相对应，则断言所述客户端输出报文有效指示符，否则断言所述第二维输出有效报文指示符)，否则如果所述报文目的地说明符的x坐标不与所述路由器地址的x坐标相对应，则如果所述第一维输出报文端口不忙，则将所述输入报文路由至所述第一维输出端口并且断言所述第一维输出有效指示符。53.一种存储在计算机可读介质上的现场可编程门阵列配置比特流，其对FPGA进行配置以实现如权利要求52所述的方法。54.如权利要求52所述的方法，进一步包括：将所述配置比特流复制到通信地耦合至所述FPGA的配置端口的非易失性配置存储器设备中的步骤；选择要执行的配置的类型的步骤；以及向所述FPGA施加电力以使得所述FPGA从所述配置存储器设备加载所述配置比特流从而完成设备配置的步骤。55.一种装置，包括计算系统；所述计算系统包括片上网络(NOC)；所述NOC包括多个路由器；路由器，包括用于将报文从报文输入传输到报文输出的电路；所述报文包括多个位；所述路由器进一步包括报文输入、交换电路、以及报文输出；所述报文输入包括第一报文输入、第二报文输入、以及第三报文输入；报文输出，包括第一报文输出和第二报文输出；所述计算系统进一步包括多个NOC客户端核；NOC客户端核包括具有报文输出或报文输入的电路，其中，客户端报文输出通信地耦合至路由器报文输入，或者其中，路由器报文输出通信地耦合至客户端报文输入。56.如权利要求55所述的装置，其中，所述NOC客户端核包括外部存储器接口NOC客户端核。57.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核包括动态RAM(DRAM)控制器。58.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核通信地耦合至DRAM存储器设备。59.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核包括高带宽存储器通道控制器。60.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核通信地耦合至高带宽存储器设备。61.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核包括混合存储器立方体通道控制器。62.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核通信地耦合至混合存储器立方体设备。63.如权利要求56所述的装置，其中，所述外部存储器接口NOC客户端核包括外部非易失性存储器(NVM)接口客户端核。64.如权利要求63所述的装置，其中，所述外部NVM接口NOC客户端核包括FLASH存储器控制器。65.如权利要求63所述的装置，其中，所述外部NVM接口NOC客户端核通信地耦合至FLASH存储器设备。66.如权利要求63所述的装置，其中，所述外部NVM接口NOC客户端核包括3DXPoint存储器控制器。67.如权利要求63所述的装置，其中，所述外部存储器接口NOC客户端核通信地耦合至3DXPoint存储器设备。68.如权利要求56所述的装置，其中，所述系统进一步包括第二外部存储器接口NOC客户端核。69.如权利要求68所述的装置，其中，所述第二外部存储器接口NOC客户端核通信地耦合至第二外部存储器设备。70.如权利要求55所述的装置，其中，所述NOC客户端核是外部网络接口NOC客户端核。71.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核包括以太网介质访问控制器(MAC)。72.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至以太网介质访问控制器(MAC)。73.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至以太网物理接口(PHY)。74.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至光收发器。75.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核包括RapidIO接口。76.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至RapidIO收发器。77.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核包括InfiniBand接口。78.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至InfiniBand收发器。79.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核包括Omni-Path接口。80.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至Omni-Path收发器。81.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核包括光纤通道接口。82.如权利要求70所述的装置，其中，所述外部网络接口NOC客户端核通信地耦合至光纤通道收发器。83.如权利要求55所述的装置，其中，所述NOC客户端核包括PCIexpress控制器。84.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至PCIexpress接口。85.如权利要求55所述的装置，其中，所述NOC客户端核经由PCIexpress通信地耦合至外部设备。86.如权利要求55所述的装置，其中，所述NOC客户端核包括SATA接口控制器。87.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至SATA通道。88.如权利要求55所述的装置，其中，所述NOC客户端核经由SATA通道通信地耦合至外部SATA设备。89.如权利要求55所述的装置，其中，所述NOC客户端核包括到第二互连网络的桥。90.如权利要求89所述的装置，其中，所述第二互连网络在同一设备中。91.如权利要求89所述的装置，其中，所述第二互连网络在第二设备中。92.如权利要求90所述的装置，其中，所述第二互连网络是在同一设备中的第二NOC。93.如权利要求91所述的装置，其中，所述NOC客户端核包括到另一设备中的第二NOC的桥。94.如权利要求55所述的装置，其中，所述NOC客户端核包括IP接口桥客户端核。95.如权利要求94所述的装置，其中，所述NOC客户端核包括AXI4流桥客户端核。96.如权利要求94所述的装置，其中，所述NOC客户端核经由AXI4流接口通信地耦合至第二核。97.如权利要求94所述的装置，其中，所述NOC客户端核包括AXI4桥NOC客户端核。98.如权利要求94所述的装置，其中，所述NOC客户端核经由AXI4接口通信地耦合至第二核。99.如权利要求94所述的装置，其中，所述第一NOC客户端核经由AXI4接口通信地耦合至第三核，并且第二NOC客户端核经由第二AXI4接口通信地耦合至第四核。100.如权利要求94所述的装置，其中，所述NOC客户端核包括高级微控制器总线架构(AMBA)桥客户端核。101.如权利要求94所述的装置，其中，所述NOC客户端核经由AMBA接口通信地耦合至第二核。102.如权利要求55所述的装置，其中，所述NOC客户端核包括处理器核。103.如权利要求102所述的装置，其中，所述处理器是以固定逻辑实现的。104.如权利要求102所述的装置，其中，所述处理器是以可编程逻辑实现的。105.如权利要求55所述的装置，其中，所述NOC客户端核包括多个处理器。106.如权利要求102所述的装置，其中，所述NOC客户端核通信地耦合至处理器。107.如权利要求55所述的装置，其中，所述NOC客户端核包括外部一致性互连桥NOC客户端核。108.如权利要求55所述的装置，其中，所述NOC客户端核经由一致性互连网络通信地耦合至处理器。109.如权利要求55所述的装置，其中，所述NOC客户端核包括嵌入式存储器块。110.如权利要求55所述的装置，其中，所述NOC客户端核包括多个嵌入式存储器块。111.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至嵌入式存储器块。112.如权利要求55所述的装置，其中，所述NOC客户端核包括嵌入式定点DSP块。113.如权利要求55所述的装置，其中，所述NOC客户端核包括多个嵌入式定点DSP块。114.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至嵌入式定点DSP块。115.如权利要求55所述的装置，其中，所述NOC客户端核包括嵌入式浮点DSP块。116.如权利要求55所述的装置，其中，所述NOC客户端核包括多个嵌入式浮点DSP块。117.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至嵌入式浮点DSP块。118.如权利要求55所述的装置，其中，所述NOC客户端核包括FPGA重新配置电路。119.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至FPGA重新配置电路。120.如权利要求55所述的装置，其中，所述NOC客户端核包括动态可重新配置电路。121.如权利要求55所述的装置，其中，所述NOC客户端核通信地耦合至动态可重新配置电路。122.一种信号路由器，包括：第一维输入节点，被配置用于接收第一输入信号；第二维输入节点，被配置用于接收第二输入信号；第一维输出节点；第二维输出节点；交换电路，耦合至所述第一维输入节点和所述第二维输入节点并且耦合至所述第一维输出节点和所述第二维输出节点；以及路由电路，被配置用于使所述交换电路：响应于所述第一输入信号和所述第二输入信号有效而将所述第一输入信号耦合至所述第一维输出节点，以及仅响应于所述第一输入信号有效且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点。123.如权利要求122所述的信号路由器，进一步包括：第一维输出有效节点；第二维输出有效节点；并且其中，所述路由电路被配置用于：响应于所述第一输入信号和所述第二输入信号有效，并且响应于所述第一信号有效且去往所述第一维输出节点，在所述第一维输出有效节点上生成第一有效信号；以及响应于所述第二输入信号有效，并且响应于所述第二信号无效并且所述第一信号有效且去往所述第二维输出节点，在所述第二维输出有效节点上生成第二有效信号。124.如权利要求122所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：响应于所述第一输入信号有效、所述路由器的客户端为所述第一输入信号的目的地并且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点；以及响应于所述第二输入信号有效并且所述路由器的所述客户端为所述第二输入信号的目的地而将所述第二输入信号耦合至所述第二维输出节点。125.如权利要求122所述的信号路由器，进一步包括：信号到客户端有效节点；并且其中，所述路由电路被配置用于响应于以下各项而在所述信号到客户端有效节点上生成信号到客户端有效信号：所述第一输入信号有效、所述路由器的客户端为所述第一输入信号的目的地并且所述第二输入信号无效；以及所述第二输入信号有效并且所述路由器的所述客户端为所述第二输入信号的目的地。126.如权利要求122所述的信号路由器，进一步包括：客户端输入节点，耦合至所述交换电路并且被配置用于接收来自所述路由器的客户端的客户端输入信号；并且其中，所述路由电路被配置用于使所述交换电路将所述客户端输入信号响应于以下各项而耦合至所述第一维输出节点所述客户端输入信号有效且去往所述第一维输出节点、所述第一输入信号有效且去往所述第二维输出节点并且所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第一维输出节点并且所述第一输入信号无效，并且响应于以下各项而耦合至所述第二维输出节点所述客户端输入信号有效且去往所述第二维输出节点并且所述第一输入信号和所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第二维输出节点、所述第一信号有效且去往所述第一维输出节点并且所述第二输入信号无效。127.如权利要求122所述的信号路由器，进一步包括：客户端输入节点，耦合至所述交换电路并且被配置用于接收来自所述路由器的客户端的客户端输入信号；路由器准备就绪节点，耦合至所述路由电路；并且其中，所述路由电路被配置用于响应于以下各项而在所述路由器准备就绪节点上生成路由器准备就绪接收来自客户端的输入信号的信号：所述客户端输入信号有效且去往所述第一维输出节点、所述第一输入信号有效且去往所述第二维输出节点并且所述第二输入信号无效，所述客户端输入信号有效且去往所述第一维输出节点并且所述第一输入信号无效，所述客户端输入信号有效且去往所述第二维输出节点并且所述第一输入信号和所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第二维输出节点、所述第一信号有效且去往所述第一维输出节点并且所述第二输入信号无效。128.如权利要求122所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：以第一延迟将所述第一输入信号耦合至所述第一维输出节点；并且以不同于所述第一延迟的第二延迟将所述第一输入信号耦合至所述第二维输出节点。129.一种信号路由器，包括：第一维输入节点，被配置用于接收第一输入信号；第二维输入节点，被配置用于接收第二输入信号；客户端输入节点，被配置用于接收来自客户端的客户端输入信号；第一维输出节点；第二维输出节点，被配置成耦合至所述客户端；交换电路，耦合至所述第一维输入节点和所述第二维输入节点、所述客户端输入节点以及所述第一维输出节点和所述第二维输出节点；以及路由电路，耦合至并且被配置用于控制所述交换电路。130.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：响应于所述第一输入信号和所述第二输入信号有效而将所述第一输入信号耦合至所述第一维输出节点，以及仅响应于所述第一输入信号有效且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点。131.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：响应于所述第一输入信号有效且去往所述客户端并且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点；以及响应于所述第二输入信号有效且去往所述客户端而将所述第二输入信号耦合至所述第二维输出节点。132.如权利要求129所述的信号路由器，进一步包括：第一维输出有效节点；第二维输出有效节点；并且其中，所述路由电路被配置用于：响应于所述第一输入信号和所述第二输入信号有效，并且响应于所述第一信号有效且去往所述第一维输出节点，在所述第一维输出有效节点上生成第一有效信号；以及响应于所述第二输入信号有效，并且响应于所述第二信号无效并且所述第一信号有效且去往所述第二维输出节点，在所述第二维输出有效节点上生成第二有效信号。133.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：响应于所述第一输入信号有效且去往所述客户端并且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点；以及响应于所述第二输入信号有效且去往所述客户端而将所述第二输入信号耦合至所述第二维输出节点。134.如权利要求129所述的信号路由器，进一步包括：信号到客户端有效节点；并且其中，所述路由电路被配置用于响应于以下各项而在所述信号到客户端有效节点上生成信号到客户端有效信号：所述第一输入信号有效且去往所述客户端并且所述第二输入信号无效，以及所述第二输入信号有效且去往所述客户端。135.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路将所述客户端输入信号响应于以下各项而耦合至所述第一维输出节点所述客户端输入信号有效且去往所述第一维输出节点、所述第一输入信号有效且去往所述第二维输出节点并且所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第一维输出节点并且所述第一输入信号无效，并且响应于以下各项而耦合至所述第二维输出节点所述客户端输入信号有效且去往所述第二维输出节点并且所述第一输入信号和所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第二维输出节点、所述第一信号有效且去往所述第一维输出节点并且所述第二输入信号无效。136.如权利要求129所述的信号路由器，进一步包括：路由器准备就绪节点，耦合至所述路由电路；并且其中，所述路由电路被配置用于响应于以下各项而在所述路由器准备就绪节点上生成路由器准备就绪接收来自客户端的输入信号的信号：所述客户端输入信号有效且去往所述第一维输出节点、所述第一输入信号有效且去往所述第二维输出节点并且所述第二输入信号无效，所述客户端输入信号有效且去往所述第一维输出节点并且所述第一输入信号无效，所述客户端输入信号有效且去往所述第二维输出节点并且所述第一输入信号和所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第二维输出节点、所述第一信号有效且去往所述第一维输出节点并且所述第二输入信号无效。137.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：以第一延迟将所述第一输入信号耦合至所述第一维输出节点；并且以不同于所述第一延迟的第二延迟将所述第一输入信号耦合至所述第二维输出节点。138.如权利要求129所述的信号路由器，其中，所述路由电路被配置用于使所述交换电路：以第一延迟将所述第二输入信号耦合至所述第一维输出节点；并且以不同于所述第一延迟的第二延迟将所述第二输入信号耦合至所述第二维输出节点。139.如权利要求129所述的信号路由器，其中，所述交换电路包括：第一多路复用器，具有分别耦合至所述第一维输入节点和所述客户端输入节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二多路复用器，具有分别耦合至所述第一维输入节点、所述第二维输入节点、以及所述客户端输入节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。140.如权利要求129所述的信号路由器，其中，所述交换电路包括：第一多路复用器，具有分别耦合至所述第一维输入节点和所述客户端输入节点的输入节点，并且具有输出节点；第二多路复用器，具有分别耦合至所述第一维输入节点、所述第二维输入节点、以及所述客户端输入节点的输入节点，并且具有输出节点；第一寄存器，具有耦合至所述第一多路复用器的所述输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二寄存器，具有耦合至所述第二多路复用器的所述输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。141.如权利要求129所述的信号路由器，其中，所述交换电路包括：第一寄存器，具有耦合至所述第一维输入节点的输入节点，并且具有输出节点；第二寄存器，具有耦合至所述第二维输入节点的输入节点，并且具有输出节点；第三寄存器，具有耦合至所述客户端输入节点的输入节点，并且具有输出节点；第一多路复用器，具有分别耦合至所述第一寄存器和所述第三寄存器的所述输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二多路复用器，具有分别耦合至所述第一寄存器、所述第二寄存器和所述第三寄存器的所述输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。142.如权利要求129所述的信号路由器，其中，所述交换电路包括：第一寄存器，具有耦合至所述第一维输入节点的输入节点，并且具有输出节点；第二寄存器，具有耦合至所述第二维输入节点的输入节点，并且具有输出节点；第三寄存器，具有耦合至所述客户端输入节点的输入节点，并且具有输出节点；第一多路复用器，具有分别耦合至所述第一寄存器和所述第三寄存器的所述输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二多路复用器，具有分别耦合至所述第一多路复用器和所述第二寄存器的所述输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。143.如权利要求129所述的信号路由器，其中，所述交换电路包括：第一寄存器，具有耦合至所述第一维输入节点的输入节点，并且具有输出节点；第二寄存器，具有耦合至所述第二维输入节点的输入节点，并且具有输出节点；第一多路复用器，具有分别耦合至所述第一寄存器的所述输出节点以及耦合至所述客户端输入节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二多路复用器，具有分别耦合至所述第一寄存器和所述第二寄存器的所述输出节点以及耦合至所述客户端输入节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。144.如权利要求129所述的信号路由器，其中：所述路由电路包括第一维输出节点选择节点和第二维输出节点选择节点；并且所述交换电路包括：阿尔特拉自适应逻辑模块(ALM)，包括第一ALMLUT部分，具有分别耦合至所述第一维输入节点和所述客户端输入节点以及耦合至所述第一维输出节点选择节点的三个输入节点，并且具有输出节点；第二ALMLUT部分，具有分别耦合至所述第一维输入节点、所述第二维输入节点、所述客户端输入节点以及所述第一维输出节点选择节点和所述第二维输出节点选择节点的五个输入节点，并且具有输出节点；第一寄存器，具有耦合至所述第一ALMLUT部分的所述输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二寄存器，具有耦合至所述第二ALMLUT部分的所述输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。145.如权利要求129所述的信号路由器，其中：所述路由电路包括第一维输出节点选择节点和第二维输出节点选择节点；以及所述交换电路包括：赛灵思LUT，具有分别耦合至所述第一维输入节点、所述第二维输入节点、所述客户端输入节点以及所述第一维输出节点选择节点和所述第二维输出节点选择节点的五个输入节点，并且具有第一输出节点和第二输出节点；第一寄存器，具有耦合至所述赛灵思LUT的所述第一输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点；以及第二寄存器，具有耦合至所述赛灵思LUT的所述第二输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点。146.如权利要求129所述的信号路由器，其中，所述交换电路包括：多路复用器，具有分别耦合至所述第一维输入节点、所述第二维输入节点、以及所述客户端输入节点的输入节点，并且具有输出节点；第一寄存器，具有耦合至所述多路复用器的所述输出节点的输入节点，并且具有输出节点；第二寄存器，具有耦合至所述多路复用器的所述输出节点的输入节点，并且具有耦合至所述第二维输出节点的输出节点；以及第三寄存器，具有耦合至所述第一寄存器的所述输出节点的输入节点，并且具有耦合至所述第一维输出节点的输出节点。147.一种系统，包括：客户端，具有客户端信号接收节点和客户端信号提供节点；以及第一信号路由器，包括：第一维输入节点，被配置成接收第一输入信号，第二维输入节点，被配置成接收第二输入信号，客户端输入节点，耦合至所述客户端信号提供节点，第一维输出节点，第二维输出节点，耦合至所述客户端信号接收节点，交换电路，耦合至所述第一维输入节点和所述第二维输入节点、所述客户端输入节点以及所述第一维输出节点和所述第二维输出节点，以及路由电路，耦合至并且被配置成控制所述交换电路。148.如权利要求147所述的系统，进一步包括：第二信号路由器，具有第一维输出节点，所述第一维输出节点耦合至所述第一信号路由器的所述第一维输入节点并且被配置成生成所述第一输入信号；以及第三信号路由器，具有第二维输出节点，所述第二维输出节点耦合至所述第一信号路由器的所述第二维输入节点并且被配置成生成所述第二输入信号。149.如权利要求147所述的系统，进一步包括：第二信号路由器，具有耦合至所述第一信号路由器的所述第一维输出节点的第一维输入节点；以及第三信号路由器，具有耦合至所述第一信号路由器的所述第二维输出节点的第二维输入节点。150.如权利要求147所述的系统，其中，所述客户端包括存储器电路。151.如权利要求147所述的系统，其中，所述客户端包括数据存储设备。152.如权利要求147所述的系统，其中，所述客户端包括主机处理器电路。153.如权利要求147所述的系统，其中，所述客户端包括PCIExpress外围电路。154.如权利要求147所述的系统，其中，所述客户端包括网络。155.如权利要求147所述的系统，其中，所述客户端包括存储器接口电路。156.如权利要求147所述的系统，其中，所述客户端包括数据存储设备接口电路。157.如权利要求147所述的系统，其中，所述客户端包括主机处理器接口电路。158.如权利要求147所述的系统，其中，所述客户端包括PCIExpress接口电路。159.如权利要求147所述的系统，其中，所述客户端包括网络接口电路。160.一种方法，包括：在第一信号路由器的第一维输入节点上接收第一信号；在所述第一信号路由器的第二维输入节点上接收第二信号；只有当所述第一信号有效、所述第一信号将客户端识别为所述第一信号的目的地并且所述第二信号无效时，才将所述第一信号经由所述第一信号路由器的第二维输出节点耦合至所述客户端；以及只有当所述第二信号有效并且将客户端识别为所述第二信号的目的地时，才将所述第二信号经由所述第一信号路由器的所述第二维输出节点耦合至所述客户端。161.如权利要求160所述的方法，进一步包括：从第二信号路由器向所述第一信号路由器的所述第一维输入节点提供所述第一信号以及指示所述第一信号是否有效的第一有效性信号；从第三信号路由器向所述第一信号路由器的所述第二维输入节点提供所述第二信号以及指示所述第二信号是否有效的第二有效性信号。162.如权利要求160所述的方法，进一步包括：响应于所述第一输入信号和所述第二输入信号有效，并且响应于所述第一信号有效且去往所述第一维输出节点，在所述第一路由器的第一维输出有效节点上生成第一有效信号；以及响应于所述第二输入信号有效，并且响应于所述第二信号无效并且所述第一信号有效且去往所述第二维输出节点，在所述第一路由器的第二维输出有效节点上生成第二有效信号。163.如权利要求160所述的方法，进一步包括：响应于所述第一输入信号有效、所述客户端为所述第一输入信号的目的地并且所述第二输入信号无效而将所述第一输入信号耦合至所述第二维输出节点；以及响应于所述第二输入信号有效并且所述客户端为所述第二输入信号的目的地而将所述第二输入信号耦合至所述第二维输出节点。164.如权利要求160所述的方法，进一步包括响应于以下各项而在所述第一路由器的信号到客户端有效节点上生成信号到客户端有效信号：所述第一输入信号有效、所述客户端为所述第一输入信号的目的地并且所述第二输入信号无效；以及所述第二输入信号有效并且所述客户端为所述第二输入信号的目的地。165.如权利要求160所述的方法，进一步包括：在所述第一路由器的客户端输入节点上接收来自所述客户端的客户端输入信号；响应于以下各项而将所述客户端输入信号耦合至所述第一路由器的所述第一维输出节点：所述客户端输入信号有效且去往所述第一维输出节点、所述第一输入信号有效且去往所述第二维输出节点并且所述第二输入信号无效，以及所述客户端输入信号有效且去往所述第一维输出节点并且所述第一输入信号无效；以及响应于以下各项而将所述客户端输入信号耦合至所述第一路由器的所述第二维输出节点：所述客户端输入信号有效且去往所述第二维输出...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。