应用于数字芯片IO口的上电复位牵制电路制造技术

本实用新型专利技术提供一种应用于数字芯片IO口的上电复位牵制电路，包括R‑R分压电路、R‑C充电电路以及比较电路；R‑R分压电路包括串联连接的第一电阻R1和第二电阻R2；R‑C充电电路包括串联连接的第三电阻R3和第一电容C1；比较电路包括比较器及与该比较器的输出端连接的二极管电路，比较器的一输入口与第一电阻R1和第二电阻R2的连接线相连接，且比较器的另一输入口与第三电阻R3和第一电容C1的连接线相连接，实际使用过程中，第二电阻R2、第一电容C1上的两个电压经过比较器进行比较后，用比较后的结果去牵制数字芯片IO口的动作，电路简单，同时可通过简单调整阻容大小来灵活调整时间，且克服了在一些简单控制电路中，存在锁存器多余的资源、相对繁杂的外部电路。

An electrical reset circuit applied to the IO port of a digital chip

【技术实现步骤摘要】
应用于数字芯片IO口的上电复位牵制电路[
]本技术涉及数字芯片电路
，尤其涉及一种灵活度高、成本低且可以达到灵活调节控制时间目的的应用于数字芯片IO口的上电复位牵制电路。[
技术介绍
]随着近年智能化发展飞速，在各领域都追求智能化，数字电路越发显得重要，对于传统的数字控制电路，大多采用I/O口增加锁存芯片，进行信号延迟和增加驱动的能力，但它的缺点是这类锁存芯片引脚比较多、外围电路相对复杂，成本也相对较高，对于一些只需简单逻辑控制的电路来说是资源浪费，同时增加了布板PCB难度。怎样才能通过具体的电路设计使得运行过程中IO口不受控现象得到牵制，且能够用于各数字逻辑控制电路，当上电瞬间，在数字芯片未复位完成前，保证各逻辑控制不会误动作，本领域的技术人员进行了大量的研发和实验，从数字芯片I/O的外界电路方面入手进行改进和改善，并取得了较好的成绩。[
技术实现思路
]为克服现有技术所存在的问题，本技术提供一种灵活度高、成本低且可以达到灵活调节控制时间目的的应用于数字芯片IO口的上电复位牵制电路。本技术解决技术问题的方案是提供一种应用于数字芯片IO口的上电复位牵制电路，包括R-R分压电路、R-C充本文档来自技高网...

【技术保护点】
应用于数字芯片IO口的上电复位牵制电路，其特征在于：包括R‑R分压电路、R‑C充电电路以及比较电路；所述R‑R分压电路包括串联连接的第一电阻R1和第二电阻R2；所述R‑C充电电路包括串联连接的第三电阻R3和第一电容C1；所述比较电路包括比较器以及与该比较器的输出端连接的二极管电路，二极管电路与数字芯片的对应IO口相连，且各二极管电路中至少设置有一个二极管；所述比较器的一输入口与第一电阻R1和第二电阻R2的连接线相连接，且比较器的另一输入口与第三电阻R3和第一电容C1的连接线相连接；所述第二电阻R2与第一电容C1的输出端同时接公共地。

【技术特征摘要】
1.应用于数字芯片IO口的上电复位牵制电路，其特征在于：包括R-R分压电路、R-C充电电路以及比较电路；所述R-R分压电路包括串联连接的第一电阻R1和第二电阻R2；所述R-C充电电路包括串联连接的第三电阻R3和第一电容C1；所述比较电路包括比较器以及与该比较器的输出端连接的二极管电路，二极管电路与数字芯片的对应IO口相连，且各二极管电路中至少设置有一个二极管；所述比较器的一输入口与第一电阻R1和第二电阻R2的连接线相连接，且比较器的另一输入口与第三电阻R3和第一电容C1的连接线相连接；所述第二电阻R2与第一电容C1的输出端同时接公共地。2...

【专利技术属性】
技术研发人员：黄朝，
申请(专利权)人：深圳硅山技术有限公司，
类型：新型
国别省市：广东,44