一种新型硅外延片构造的绝缘栅双极型晶体管制造技术

本实用新型专利技术公开了一种新型硅外延片构造的绝缘栅双极型晶体管，包括栅极、发射极、集电极、四个N+区、两个P区、漂移区、缓冲区、注入区，两个P区嵌入漂移区上侧，两个P区之间形成第一隔离区间，栅极设置在两个P区之间；每两个N+区嵌入一个P区上侧，设置在同一个P区中的两个N+区隔离形成第二隔离区间并且在第二隔离区间设置发射极；所述集电极设置在注入区下侧，所述漂移区、缓冲区、注入区中的任一区域或任意两个区域或三个区域设置有扁平的掺杂腔，掺杂腔中设置有掺杂半导体。本实用新型专利技术中每个小层的厚度便能掌握的更加准确，如果其中一层出现误差，再在同区域的其他层中将该误差进行弥补，从而解决了厚度不均匀的问题。

An insulated gate bipolar transistor constructed by a new silicon epitaxial piece

The utility model discloses an insulated gate bipolar transistor of a novel silicon epitaxial wafer structure, including gate, emitter, collector, four N+, two P zone area, drift region, buffer, injection area, upper two P embedded in the drift region, a first isolation region formed between two P the gate area is arranged between the two P; two N+ embedded in every area of a P side, set two N+ isolated in the same P region in the formation of second isolation and set the emitter in the second isolation interval; the collector is arranged in the injection area underside of the drift region, buffer, injection or any area in any area of two or three regional settings have flat cavity doped, doped semiconductor doped cavity set. The thickness of each small layer in the utility model can be mastered more accurately. If one of the layers has errors, the error is compensated for in other layers of the same area, so as to solve the problem of uneven thickness.

【技术实现步骤摘要】
一种新型硅外延片构造的绝缘栅双极型晶体管
本技术涉及电子器件，具体涉及一种新型硅外延片构造的绝缘栅双极型晶体管。
技术介绍
绝缘栅双极型晶体管是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。现有绝缘栅双极型晶体管受到其厚度均匀性较差，这对绝缘栅双极型晶体管的性能造成较大的影响。
技术实现思路
本技术所要解决的技术问题是现有绝缘栅双极型晶体管其厚度均匀性较差，目的在于提供一种新型硅外延片构造的绝缘栅双极型晶体管，提高绝缘栅双极型晶体管的厚度均匀性。本技术通过下述技术方案实现：一种新型硅外延片构造的绝缘栅双极型晶体管，包括栅极、发射极、集电极、四个N+区、两个P区、漂移区、缓冲区、注入区，所述漂移区、缓冲区、注入区由上至下依次叠放，两个P区嵌入漂移区上侧，两个P区之间形成第一隔离区间，栅极设置在两个P区之间；每两个N+区嵌入一个P区上侧，设置在同一个P区中的两个N+区隔离形成第二隔离区间并且在第二隔离区间设置发射极；所述集电极设置在注入区下侧，所述漂移区、缓冲区、注入区中的任一区域或任意两个区域或三个区域设置有扁平的掺杂腔，掺杂腔中设置有掺杂半导体。绝缘栅双极型晶体管的开通与关断由栅极电压控制，栅极上加正向电压时MOSFET内部形成沟道，使IGBT高阻断态转入低阻通态。在栅极加上反向电压后，MOSFET的导电沟道消除，PNP型晶体管的基极电流被切断，IGBT关断。由于IGBT是由多层半导体叠放形成的结构，移动电荷在电场的驱使下产生移动，每层中的电子数量不一致，当移动电荷从一个区到达另一个区时，会由于区域性电荷浓度的变化导致电荷的移动速度以及数量的变化，本技术通过在层状结构内部设置掺杂腔，设置掺杂半导体，对设置掺杂半导体的相应区域内部的移动电荷进行补充或者吸收，形成移动电荷的缓冲区，保证移动电荷的移动速度和数量的变化速率不大。同时，将漂移区、缓冲区、注入区三个区域中的一个或多个区域内部设置掺杂腔，相当于将漂移区、缓冲区、注入区三个区域分成了更薄的层次区域，当层数较少时，对于厚度的控制是不可调控的，但是当层数多了之后，每个小层的厚度便能掌握的更加准确，如果其中一层出现误差，再在同区域的其他层中将该误差进行弥补，从而解决了厚度不均匀的问题。进一步地，漂移区设置有掺杂腔，则漂移区中的掺杂腔内部装填第一半导体，所述第一半导体为掺入五价杂质元素或三价杂质元素中的一种半导体。漂移区的移动电子的数量不多，也就是移动空穴不多，因此，掺杂五价或三价的杂质元素的半导体都能起到缓冲的作用。进一步地，所述第一半导体掺入的五价杂质元素的含量或三价杂质元素中的含量大于漂移区中掺杂的含量。第一半导体的掺杂含量高，可以对相邻的两侧不同类型的区域内的移动电子进行补充或者吸收。进一步地，缓冲区设置有掺杂腔，缓冲腔中的掺杂腔内部装填掺杂有五价杂质元素的第二半导体，所述第二半导体中含有的五价杂质元素的含量大于缓冲区中掺杂的含量。缓冲区的移动电荷的数量多，使得第二半导体中的移动电荷更多，可以缩短电荷通过缓冲区的时间，加快IGBT的导通。进一步地，注入区设置有掺杂腔，注入区中的掺杂腔内部装填有三价杂质元素的第三半导体，所述第三半导体中含有的三价杂质元素的含量大于注入区中掺杂的含量。缓冲区的移动空穴的数量多，使得第三半导体中的移动空穴更多，可以缩短电荷相当于空穴通过缓冲区的时间，加快IGBT的导通。本技术与现有技术相比，具有如下的优点和有益效果：本技术将漂移区、缓冲区、注入区三个区域中的一个或多个区域内部设置掺杂腔，相当于将漂移区、缓冲区、注入区三个区域分成了更薄的层次区域，当层数较少时，对于厚度的控制是不可调控的，但是当层数多了之后，每个小层的厚度便能掌握的更加准确，如果其中一层出现误差，再在同区域的其他层中将该误差进行弥补，从而解决了厚度不均匀的问题。附图说明此处所说明的附图用来提供对本技术实施例的进一步理解，构成本申请的一部分，并不构成对本技术实施例的限定。在附图中：图1为本技术结构示意图。附图中标记及对应的零部件名称：1-栅极，2-发射极，3-集电极，4-N+区，5-P区，6-漂移区，7-缓冲区，8-注入区，9-N沟道外延片，10-掺杂腔。具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本技术作进一步的详细说明，本技术的示意性实施方式及其说明仅用于解释本技术，并不作为对本技术的限定。实施例：如图1所示，一种新型硅外延片构造的绝缘栅双极型晶体管，包括栅极1、发射极2、集电极3、四个N+区4、两个P区5、漂移区6、缓冲区7、注入区8，其中，本实施例的漂移区6、缓冲区7、注入区8由上至下依次叠放，两个P区5嵌入漂移区6上侧，两个P区5之间形成第一隔离区间，栅极1设置在两个P区5之间。每两个N+区4嵌入一个P区5上侧，设置在同一个P区5中的两个N+区4隔离形成第二隔离区间并且在第二隔离区间设置发射极2，集电极3设置在注入区8下侧。本实施例的漂移区6、缓冲区7、注入区8中的任一区域或任意两个区域或三个区域设置有扁平的掺杂腔10，其中，掺杂腔10中设置有掺杂半导体。本实施例在漂移区6设置有掺杂腔10时，漂移区6中的掺杂腔10内部装填第一半导体，第一半导体为掺入五价杂质元素或三价杂质元素中的一种元素的一种半导体，第一半导体掺入的五价杂质元素的含量或三价杂质元素中的含量大于漂移区6中掺杂的含量。本实施例在缓冲区7设置有掺杂腔10时，缓冲区7中的掺杂腔10内部装填掺杂有五价杂质元素的第二半导体，第二半导体中含有的五价杂质元素的含量大于缓冲区7中掺杂的含量。本实施例在注入区8设置有掺杂腔10时，注入区8中的掺杂腔10内部装填有三价杂质元素的第三半导体，第三半导体中含有的三价杂质元素的含量大于注入区8中掺杂的含量。以上所述的具体实施方式，对本技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本技术的具体实施方式而已，并不用于限定本技术的保护范围，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种新型硅外延片构造的绝缘栅双极型晶体管，包括栅极(1)、发射极(2)、集电极(3)、四个N+区(4)、两个P区(5)、漂移区(6)、缓冲区(7)、注入区(8)，所述漂移区(6)、缓冲区(7)、注入区(8)由上至下依次叠放，两个P区(5)嵌入漂移区(6)上侧，两个P区(5)之间形成第一隔离区间，栅极(1)设置在两个P区(5)之间；每两个N+区(4)嵌入一个P区(5)上侧，设置在同一个P区(5)中的两个N+区(4)隔离形成第二隔离区间并且在第二隔离区间设置发射极(2)；所述集电极(3)设置在注入区(8)下侧，其特征在于，所述漂移区(6)、缓冲区(7)、注入区(8)中的任一区域或任意两个区域或三个区域设置有扁平的掺杂腔(10)，掺杂腔(10)中设置有掺杂半导体。

【技术特征摘要】
1.一种新型硅外延片构造的绝缘栅双极型晶体管，包括栅极(1)、发射极(2)、集电极(3)、四个N+区(4)、两个P区(5)、漂移区(6)、缓冲区(7)、注入区(8)，所述漂移区(6)、缓冲区(7)、注入区(8)由上至下依次叠放，两个P区(5)嵌入漂移区(6)上侧，两个P区(5)之间形成第一隔离区间，栅极(1)设置在两个P区(5)之间；每两个N+区(4)嵌入一个P区(5)上侧，设置在同一个P区(5)中的两个N+区(4)隔离形成第二隔离区间并且在第二隔离区间设置发射极(2)；所述集电极(3)设置在注入区(8)下侧，其特征在于，所述漂移区(6)、缓冲区(7)、注入区(8)中的任一区域或任意两个区域或三个区域设置有扁平的掺杂腔(10)，掺杂腔(10)中设置有掺杂半导体。2.根据权利要求1所述的一种新型硅外延片构造的绝缘栅双极型晶体管，其特征在于，所述漂移区(6)设置有掺杂腔(10)，...

【专利技术属性】
技术研发人员：王作义，康宏，马洪文，胡宝平，陈小铎，崔永明，卞小玉，
申请(专利权)人：四川广瑞半导体有限公司，
类型：新型
国别省市：四川,51