基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法技术

本发明专利技术涉及一种基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法，该方法包括：选取Si衬底；生长Ge籽晶层；生长Ge主体层；生长SiO2层；将整个衬底材料加热至700℃，连续采用激光工艺晶化，激光波长为808nm，光斑尺寸10mm×1mm，功率为1.5kW/cm

【技术实现步骤摘要】
基于Ge/Si虚衬底的GePIN光电探测器及其制备方法
本专利技术涉及集成电路
，特别涉及一种基于Ge/Si虚衬底的GePIN光电探测器及其制备方法。
技术介绍
近年来，随着光通信技术的发展，具有高响应度、高量子效率、低暗电流以及高响应频率带宽的光电探测器得以实现。以现有的工艺技术，Si基光电集成接收芯片一直是人们追求的目标。InGaAs/InP等III-V族半导体材料制备的探测器量子效率高、暗电流小并已进入产业化阶段，但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的Si工艺兼容性差等缺点限制了其在Si基光电集成技术中的应用。Ge材料的直接带隙约为0.67eV，对光通信中C波段(1528-1560nm)的光信号有较好的响应特性。特别是Ge材料的价格低廉以及与现有的Si工艺完全兼容，因此，研究和制备GePIN光电探测器引起了人们极大的兴趣。为了在提高器件性能的同时降低成本，制备GePIN光电探测器的衬底材料选取也值得研究。直接选择Ge材料作为衬底将会增大器件的制造成本，与Ge材料相比，Si在地壳中储量巨大，获取方便且便宜，而且，Si的机械强度和热性质比Ge更好。然而，由于Si与Ge之间存在晶格失配，在Si衬底上的Ge外延材料中存在较高密度的位错，导致GePIN光电探测器暗电流特性变差，限制了器件的发展。为了降低成本，提高器件性能，我们选择在Si衬底上外延一层Ge薄膜所形成的虚Ge衬底上生长高质量的Ge外延层。然而，由于Si与Ge之间存在4.2％的晶格失配，Ge/Si虚衬底技术实现难度大。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种基于Ge/Si虚衬底的GePIN光电探测器及其制备方法。具体地，本专利技术一个实施例提出的一种基于Ge/Si虚衬底的GePIN光电探测器及其制备方法，包括：S101、选取掺杂浓度为5×1018cm-3的P型单晶Si衬底材料；S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长厚度为40～50nm的Ge籽晶层；S103、在500℃～600℃温度下，利用CVD工艺在在所述Ge籽晶层表面生长厚度为150～250nm的Ge主体层；S104、利用CVD工艺在所述Ge主体层表面上淀积厚度为150nm第一SiO2层；S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；S106、利用干法刻蚀工艺刻蚀所述第一SiO2层，以得到Ge/Si虚衬底；S107、利用减压CVD工艺生长厚度为300nm的P型Ge层，掺杂浓度为1×1020cm-3，生长温度为330℃；S108、采用硝酸和氢氟酸刻蚀部分区域的所述P型Ge层，刻蚀厚度为200nm；S109、利用减压CVD工艺在未刻蚀的所述P型Ge层表面生长厚度为300nm的本征Ge层，生长温度为160℃；S110、利用减压CVD工艺在所述本征Ge层生长厚度为20nm的N型Ge层，掺杂浓度为1×1020cm-3，生长温度为160℃；S111、利用减压CVD在所述N型Ge层表面生长厚度为20nm的N型Si层，掺杂浓度为1×1020cm-3，生长温度为300℃；S112、利用ALD工艺在整个衬底表面生长厚度为5nm的Al2O3材料；S113、采用氢氧化钠刻蚀部分区域的所述Al2O3材料，刻蚀厚度为5nm；S114、利用原子层外延工艺在所述Al2O3材料表面有选择性的生长30nm的Al材料；S115、利用CVD工艺在整个衬底表面淀积厚度为100nm的第二SiO2层；S116、采用硝酸和氢氟酸刻蚀所述第二SiO2层，刻蚀位置与所述Al2O3材料被刻蚀的位置相同，形成接触孔；S117、利用电子束蒸发工艺淀积厚度为100nm的Ni/Ag材料，以形成所述基于Ge/Si虚衬底的GePIN光电探测器。本专利技术另一个实施例提出的一种基于Ge/Si虚衬底的GePIN光电探测器，包括：单晶Si衬底、晶化Ge层、P型Ge层、本征Ge层、N型Ge层、Al2O3层及Al层；其中，所述光电探测器由上述实施例提供的方法制备形成。本专利技术再一个实施例提出的一种基于Ge/Si虚衬底的GePIN光电探测器的制备方法，包括：选取Si衬底；第一温度范围下，在所述Si衬底表面生长Ge籽晶层；第二温度范围下，在所述Ge籽晶层表面生长Ge主体层；在所述Ge主体层表面生长第一SiO2层；将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；去除所述第一SiO2层；在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层；在所述N型Si层表面生长Al2O3材料，并刻蚀所述Al2O3材料形成接触孔；在所述Al2O3材料表面生长Al材料，刻蚀所述Al材料，最终形成所述基于Ge/Si虚衬底的GePIN光电探测器。在本专利技术的一个实施例中，所述第一温度范围为：275℃～325℃；所述第二温度范围为：500℃～600℃。在本专利技术的一个实施例中，在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层，包括：利用减压CVD工艺在所述晶化Ge层表面生长所述P型Ge层；利用减压CVD工艺在所述P型Ge层表面生长所述本征Ge层；利用减压CVD工艺在所述本征Ge层表面生长所述N型Ge层，形成PIN结构。在本专利技术的一个实施例中，形成PIN结构之后，还包括：利用减压CVD工艺在所述N型Ge层表面生长所述N型Si层。在本专利技术的一个实施例中，刻蚀所述Al材料之后，还包括：利用CVD工艺在整个衬底表面淀积SiO2材料；采用硝酸和氢氟酸刻蚀所述SiO2材料，刻蚀位置与所述Al2O3材料被刻蚀的位置相同；利用电子束蒸发工艺淀积Ni/Ag材料。本专利技术又一个实施例提出的一种基于Ge/Si虚衬底的GePIN光电探测器，包括：单晶Si衬底、晶化Ge层、P型Ge层、本证Ge层、N型Ge层、Al2O3层及Al层；其中，所述光电探测器由上述实施例所述的方法制备形成。基于此，本专利技术具备如下优点：1)本专利技术采用的激光晶化工艺具有选择性高，控制精度高，晶化速度快，工艺步骤简单，工艺周期短，热预算低等优点；2)本专利技术通过连续激光辅助晶化Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度和表面粗糙度，有利于减少器件的暗电流，进而提高了其量子效率。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种基于Ge/Si虚衬底的GePIN光电探测器制备方法的示意图；图2为本专利技术实施例提供的一种激光晶化工艺的示意图；图3为本专利技术实施例提供的一种激光晶化装置的结构示本文档来自技高网...

【技术保护点】
一种基于Ge/Si虚衬底的Ge PIN光电探测器的制备方法，其特征在于，包括：S101、选取掺杂浓度为5×10

【技术特征摘要】
1.一种基于Ge/Si虚衬底的GePIN光电探测器的制备方法，其特征在于，包括：S101、选取掺杂浓度为5×1018cm-3的P型单晶Si衬底材料；S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长厚度为40～50nm的Ge籽晶层；S103、在500℃～600℃温度下，利用CVD工艺在在所述Ge籽晶层表面生长厚度为150～250nm的Ge主体层；S104、利用CVD工艺在所述Ge主体层表面上淀积厚度为150nm第一SiO2层；S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；S106、利用干法刻蚀工艺刻蚀所述第一SiO2层，以得到Ge/Si虚衬底；S107、利用减压CVD工艺生长厚度为300nm的P型Ge层，掺杂浓度为1×1020cm-3，生长温度为330℃；S108、采用硝酸和氢氟酸刻蚀部分区域的所述P型Ge层，刻蚀厚度为200nm；S109、利用减压CVD工艺在未刻蚀的所述P型Ge层表面生长厚度为300nm的本征Ge层，生长温度为160℃；S110、利用减压CVD工艺在所述本征Ge层生长厚度为20nm的N型Ge层，掺杂浓度为1×1020cm-3，生长温度为160℃；S111、利用减压CVD在所述N型Ge层表面生长厚度为20nm的N型Si层，掺杂浓度为1×1020cm-3，生长温度为300℃；S112、利用ALD工艺在整个衬底表面生长厚度为5nm的Al2O3材料；S113、采用氢氧化钠刻蚀部分区域的所述Al2O3材料，刻蚀厚度为5nm；S114、利用原子层外延工艺在所述Al2O3材料表面有选择性的生长30nm的Al材料；S115、利用CVD工艺在整个衬底表面淀积厚度为100nm的第二SiO2层；S116、采用硝酸和氢氟酸刻蚀所述第二SiO2层，刻蚀位置与所述Al2O3材料被刻蚀的位置相同，形成接触孔；S117、利用电子束蒸发工艺淀积厚度为100nm的Ni/Ag材料，以形成所述基于Ge/Si虚衬底的GePIN光电探测器电极。2.一种基于G...

【专利技术属性】
技术研发人员：乔丽萍，
申请(专利权)人：西藏民族大学，
类型：发明
国别省市：陕西,61