一种开关电容放大器失调消除结构制造技术

本发明专利技术公开了一种开关电容放大器失调消除结构，包括运算放大器AMP、采样电容C1、保持电容C2、失调存储电容Cos和8个CMOS开关；所述采样电容C1、保持电容C2和失调存储电容Cos均为PIP电容；所述运算放大器AMP使用的是经典共源共栅结构放大器。本发明专利技术的失调消除和以往结构的不同之处在于，本发明专利技术的失调存储过程不需要和采样过程一致，只需要在保持过程到来之前完成失调存储即可。配合相应时序控制，本发明专利技术中使用的运算放大器AMP可以在采样过程的大部分时间内处于掉电伺服状态，节约功耗。对于大规模开关电容放大器阵列，本发明专利技术提出的方法能在消除失调的同时，极大地节约功耗。

A disconnected structure of switched capacitor amplifier

【技术实现步骤摘要】
一种开关电容放大器失调消除结构
本专利技术涉及一种微电子领域中模拟集成电路的设计，特别涉及一种可用于传感器和数字模拟混合信号电路中开关电容放大器的失调消除结构。
技术介绍
人类对自然界各类信息的获取都需要使用传感器，传感器通过将自然界中的光信号，声信号，压力信号等各种信号转化为电信号，经过后级电路处理后变成人们可以处理的电信号，大大提高了人们认识自然、改造自然的能力。而传感器信号读出领域最初获得的电信号常常是模拟信号，需要经过适当的电路处理放大才能够被后续电路识别。开关电容放大器是传感器读出电路中常用的一个结构模块。在图像读出电路中，像素越来越高，电路规模越来越大，读出通道越来越多。使用到的开关电容放大器数量也随之线性增加。在图像读出领域，一帧图像时间内，每个读出通道需要完成自身通道的信号处理和输出。如果可以将读出通道中的部分电路在完成工作后进行关断，减小电流的消耗，就可以极大地节约电路功耗。
技术实现思路
为了适应大规模读出电路中降低功耗的需求，本专利技术提出了一种开关电容放大器失调消除结构，可以在允许运算放大器部分时间掉电的模式下完成失调存储。通过结构的改变(即增加了失调存储电容COS和相应控制开关)和增加失调消除的时序，运算放大器在采样模式下可以不工作，采样结束后，运算放大器进入失调存储状态，之后在进入保持放大状态。既保证了失调存储和放大功能的正常时限，又能够显著减小大规模读出电路中运放高功耗待机导致的功耗浪费。本专利技术提出的一种开关电容放大器失调消除结构，包括运算放大器AMP、采样电容C1、保持电容C2、失调存储电容Cos和8个CMOS开关；所述采样电容C1、保持电容C2和失调存储电容Cos均为PIP电容；所述8个CMOS开关分别记作开关S1、开关S2、开关S3、开关S4、开关S5、开关S6、开关S7和开关S8。如图1所示，使用的是经典共源共栅结构放大器，包括有9个MOS管，9个MOS管中包括有5个PMOS管和4个NMOS管，其中的5个PMOS管分别记作PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4和PMOS管MP5；4个NMOS管分别记作NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；PMOS管MP5的源极连接到电源VDD，栅极连接到偏置电压VP，漏极连接到PMOS管MP1和PMOS管MP2的源极；PMOS管MP1栅极连接运算放大器AMP的正向输入端，漏极连接到PMOS管MP3的源极；PMOS管MP2栅极连接运算放大器AMP的负向输入端，漏极连接到PMOS管MP4的源极；PMOS管MP3栅极连接到偏置电压VBP，漏极连接到NMOS管MN3的漏极和NMOS管MN1的栅极；PMOS管MP4栅极连接到偏置电压VBP，漏极连接到NMOS管MN4的漏极和NMOS管MN2的栅极；NMOS管MN3栅极连接到偏置电压VBN，源极连接到NMOS管MN1的漏极；NMOS管MN4栅极连接到偏置电压VBN，源极连接到NMOS管MN2的漏极；NMOS管MN1栅极连接到PMOS管MP3的漏极和NMOS管MN3的漏极，源极连接到GND；NMOS管MN2栅极连接到PMOS管MP4的漏极和NMOS管MN4的漏极，源极连接到GND，所述运算放大器AMP正向输入端连接参考电压VREF。本专利技术失调消除结构如图2所示，其中，所述开关S1的一端连接参考电压VREF，所述开关S1的另一端连接采样电容C1的一极板和开关S2的一端；所述开关S2的另一端连接输入信号SIGNAL；所述开关S3的一端连接参考电压VREF，所述开关S3的另一端与所述采样电容C1的另一极板相连；所述开关S4的一端连接至所述采样电容C1的另一极板，所述开关S4的另一端与所述失调存储电容COS的一极板、所述保持电容C2的一极板、所述开关S5的一端、所述开关S6的一端相连；所述开关S5的另一端连接参考电压VREF；所述开关S6的另一端与所述保持电容C2的另一极板、所述开关S8的一端相连；所述开关S7的一端与所述失调存储电容COS的另一极板和运算放大器AMP的负向输入端相连，所述开关S7的另一端连接所述开关S8的另一端和运算放大器AMP的输出端VOUT。本专利技术的失调消除和以往结构的不同之处在于，本专利技术的失调存储过程不需要和采样过程一致，只需要在保持过程到来之前完成失调存储即可。配合相应时序控制，本专利技术中使用的运算放大器AMP可以在采样过程的大部分时间内处于掉电伺服状态，节约功耗。对于大规模开关电容放大器阵列，本专利技术提出的方法能在消除失调的同时，极大地节约功耗。附图说明图1是本专利技术中所使用的运算放大器的电路图；图2是本专利技术开关电容放大器失调消除结构的电路图；图3是本专利技术提出的电路采样工作状态电路图；图4是本专利技术提出的电路失调存储工作状态电路图；图5是本专利技术提出的电路保持放大工作状态电路图。具体实施方式下面结合具体实施方式对本专利技术作进一步详细地描述。本专利技术提出的一种开关电容放大器失调消除结构，在采样状态下，运算放大器AMP可以不工作，失调存储状态下运算放大器AMP开始工作将运放失调电压存储在失调存储电容COS上，保持放大状态下完成信号输出。采样状态电路图如图3所示，该状态下，8个CMOS开关中的开关S2和开关S3导通，此时运算放大器不需要工作处于掉电状态，能够在采样和等待采样期间节约功耗。采样电容C1上存储电压为Vsignal-Vref。失调存储状态电路图如图4所示，该状态下，8个CMOS开关中的开关S2、开关S3和开关S6导通，此时运算放大器需要开始工作，失调存储电容COS上存储失调电压Vos。保持电容C2此时被复位，保持电容C2上存储的电压为0。采样电容C1上电压仍然是Vsignal-Vref。保持状态电路图如图5所示，该状态下，8个CMOS开关中的开关S1、开关S4和开关S8导通，此时运算放大器正常工作，失调存储电容COS右极板的节点此时与运算放大器的负向输入端连接，处于高阻状态，该点电荷守恒。并且根据运算放大器输入端虚短路的原理，运算放大器负向输入端电压保持不变。容易知道，失调存储电容COS左右极板电压均保持不变，左极板电压保持为Vref，右极板电压保持为Vref-Vos。根据失调存储电容COS左极板处节点的电荷守恒，采样电容C1、保持电容C2和失调存储电容COS上存储的电荷重新分配。由公式(1)可以推出，从公式(2)可以看出，最终开关电容放大器得到的输出结果中不含有运算放大器本身的失调电压VOS。尽管上面结合图对本专利技术进行了描述，但是本专利技术并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本专利技术的启示下，在不脱离本专利技术宗旨的情况下，还可以作出很多变形，这些均属于本专利技术的保护之内。本文档来自技高网...

【技术保护点】
一种开关电容放大器失调消除结构，其特征在于，包括运算放大器AMP、采样电容C1、保持电容C2、失调存储电容Cos和8个CMOS开关；所述运算放大器AMP为共源共栅结构，包括9个MOS管，9个MOS管中包括有5个PMOS管和4个NMOS管，其中的5个PMOS管分别记作PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4和PMOS管MP5；4个NMOS管分别记作NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；所述采样电容C1、保持电容C2和失调存储电容Cos均为PIP电容；所述8个CMOS开关分别记作开关S1、开关S2、开关S3、开关S4、开关S5、开关S6、开关S7和开关S8；上述各器件之间的连接关系如下：所述运算放大器AMP中，PMOS管MP5的源极连接到电源VDD，栅极连接到偏置电压VP，漏极连接到PMOS管MP1和PMOS管MP2的源极；PMOS管MP1栅极连接运算放大器AMP的正向输入端，漏极连接到PMOS管MP3的源极；PMOS管MP2栅极连接运算放大器AMP的负向输入端，漏极连接到PMOS管MP4的源极；PMOS管MP3栅极连接到偏置电压VBP，漏极连接到NMOS管MN3的漏极和NMOS管MN1的栅极；PMOS管MP4栅极连接到偏置电压VBP，漏极连接到NMOS管MN4的漏极和NMOS管MN2的栅极；NMOS管MN3栅极连接到偏置电压VBN，源极连接到NMOS管MN1的漏极；NMOS管MN4栅极连接到偏置电压VBN，源极连接到NMOS管MN2的漏极；NMOS管MN1栅极连接到PMOS管MP3的漏极和NMOS管MN3的漏极，源极连接到GND；NMOS管MN2栅极连接到PMOS管MP4的漏极和NMOS管MN4的漏极，源极连接到GND；所述运算放大器AMP正向输入端连接参考电压VREF；所述开关S1的一端连接参考电压VREF，所述开关S1的另一端连接采样电容C1的一极板和开关S2的一端；所述开关S2的另一端连接输入信号SIGNAL；所述开关S3的一端连接参考电压VREF，所述开关S3的另一端与所述采样电容C1的另一极板相连；所述开关S4的一端连接至所述采样电容C1的另一极板，所述开关S4的另一端与所述失调存储电容COS的一极板、所述保持电容C2的一极板、所述开关S5的一端、所述开关S6的一端相连；所述开关S5的另一端连接参考电压VREF；所述开关S6的另一端与所述保持电容C2的另一极板、所述开关S8的一端相连；所述开关S7的一端与所述失调存储电容COS的另一极板和运算放大器AMP的负向输入端相连，所述开关S7的另一端连接所述开关S8的另一端和运算放大器AMP的输出端VOUT。...

【技术特征摘要】
1.一种开关电容放大器失调消除结构，其特征在于，包括运算放大器AMP、采样电容C1、保持电容C2、失调存储电容Cos和8个CMOS开关；所述运算放大器AMP为共源共栅结构，包括9个MOS管，9个MOS管中包括有5个PMOS管和4个NMOS管，其中的5个PMOS管分别记作PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4和PMOS管MP5；4个NMOS管分别记作NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；所述采样电容C1、保持电容C2和失调存储电容Cos均为PIP电容；所述8个CMOS开关分别记作开关S1、开关S2、开关S3、开关S4、开关S5、开关S6、开关S7和开关S8；上述各器件之间的连接关系如下：所述运算放大器AMP中，PMOS管MP5的源极连接到电源VDD，栅极连接到偏置电压VP，漏极连接到PMOS管MP1和PMOS管MP2的源极；PMOS管MP1栅极连接运算放大器AMP的正向输入端，漏极连接到PMOS管MP3的源极；PMOS管MP2栅极连接运算放大器AMP的负向输入端，漏极连接到PMOS管MP4的源极；PMOS管MP3栅极连接到偏置电压VBP，漏极连接到NMOS管MN3的漏极和NMOS管MN1的栅极；PMOS管MP4栅极连接到偏置电压VBP，漏极连接到NMO...

【专利技术属性】
技术研发人员：赵毅强，赵公元，叶茂，胡凯，辛睿山，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12