栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路和显示装置。栅极驱动电路用以驱动显示面板且包含第1级至第N级移位寄存器。这些移位寄存器用以接收起始信号，且分别产生并依序输出第1级至第N级扫描信号至显示面板，其中N为大于或等于4的正整数。起始信号用以触发该第1级和第2级移位寄存器分别产生该第1级和第2级扫描信号以及用以重设第3级至第N级移位寄存器。本发明专利技术的栅极驱动电路，可避免受到杂讯的影响而导致图像显示问题的产生，进而提升图像显示品质、移位寄存器的信赖度以及降低功率消耗等。

Gate drive circuit and display device

The invention discloses a gate drive circuit and a display device. The gate drive circuit is used to drive the display panel and contains the first - to N shift register. These shift registers are used to receive the start signal, and generate the first to N level scan signal to the display panel, respectively, where N is a positive integer greater than or equal to 4. The initial signal is used to trigger the first level and second stage shift registers to generate the first and second level scanning signals, and to reset third to N shift registers. The gate drive circuit of the invention can avoid the occurrence of image display problems caused by the influence of noise, and further enhance the quality of image display, the reliability of shift registers, and reduce power consumption.

【技术实现步骤摘要】
栅极驱动电路和显示装置
本专利技术涉及一种栅极驱动电路和显示装置，且特别涉及一种可提升图像显示品质的栅极驱动电路和显示装置。
技术介绍
平面显示装置，例如液晶显示(liquidcrystaldisplay；LCD)装置或有机发光二极管(organiclight-emittingdiode；OLED)显示装置等，通常具有多个移位寄存器，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。因应近年来各界所关注的节能议题，显示装置内的电路设计亦需考量到功率耗损的程度。因此，如何设计移位寄存器内的电路，以达到节能的功效，已为本领域技术人员所致力的目标之一。另一方面，移位寄存器的电路设计也需考量信号在每个时间点所对应输出的正确性，以确保显示装置的图像显示品质。然而，对于高解析度的平面显示装置而言，移位寄存器容易受到杂讯的干扰，导致产生图像显示的问题，例如显示具有细横纹的图像或发生闪烁现象等。
技术实现思路
本专利技术的目的是在于提供一种栅极驱动电路和显示装置，其可避免受到杂讯的影响而导致图像显示问题的产生，进而提升图像显示品质、移位寄存器的信赖度以及降低功率消耗等。根据本专利技术的上述目的，提出本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其用以驱动显示面板，其特征在于，所述栅极驱动电路包含：第1级至第N级移位寄存器，所述多个移位寄存器用以分别产生且依序输出第1级至第N级扫描信号至所述显示面板，且每个移位寄存器用以接收起始信号，其中所述起始信号用以触发所述第1级和第2级移位寄存器分别产生所述第1级和第2级扫描信号，以及用以重设所述第3级至第N级移位寄存器，且N为大于或等于4的正整数。

【技术特征摘要】
1.一种栅极驱动电路，其用以驱动显示面板，其特征在于，所述栅极驱动电路包含：第1级至第N级移位寄存器，所述多个移位寄存器用以分别产生且依序输出第1级至第N级扫描信号至所述显示面板，且每个移位寄存器用以接收起始信号，其中所述起始信号用以触发所述第1级和第2级移位寄存器分别产生所述第1级和第2级扫描信号，以及用以重设所述第3级至第N级移位寄存器，且N为大于或等于4的正整数。2.如权利要求1所述的栅极驱动电路，其特征在于，所述多个移位寄存器中的第i级移位寄存器包含：预充电单元，其用以接收第一输入信号和第二输入信号，且根据所述第一输入信号和所述第二输入信号由节点输出预充电信号；上拉单元，耦接于所述预充电单元，所述上拉单元用以接收所述预充电信号和时钟信号，且根据所述预充电信号和所述时钟信号输出所述多个扫描信号的第i级扫描信号；以及下拉单元，耦接于所述预充电单元和所述上拉单元，所述下拉单元用以接收所述预充电信号和下拉控制信号，且根据所述预充电信号和所述下拉控制信号来控制所述多个扫描信号的第i级扫描信号的电平。3.如权利要求2所述的栅极驱动电路，其特征在于，所述多个扫描信号中的第j级扫描信号输入至所述多个移位寄存器中第(j+1)级移位寄存器的下拉单元，所述多个扫描信号中的第(j+1)级扫描信号输入至所述多个移位寄存器中第j级移位寄存器的下拉单元，其中j为奇数。4.如权利要求2所述的栅极驱动电路，其特征在于，所述预充电单元包含：第一晶体管，其栅极用以接收所述第一输入信号，其第一源极/漏极用以接收第一参考电位，且其第二源极/漏极耦接至所述节点；以及第二晶体管，其栅极用以接收所述第二输入信号，其第一源极/漏极用以接收第二参考电位，且其第二源极/漏极耦接至所述节点。5.如权利要求4所述的栅极驱动电路，其特征在于，当i为1至2中的任一正整数时，所述第一输入信号为所述起始信号，且所述第二输入信号为所述多个扫描信号中的第(i+3)级扫描信号；当i为3至(N-3)中的任一正整数时，所述第一输入信号为所述多个扫描信号中的第(i-2)级扫描信号，且所述第二输入信号为所述多个扫描信号中的第(i+3)级扫描信号；以及当i为(N-2)至N中的任一正整数时，所述第一输入信号为所述多个扫描信号中的第(i-2)级扫描信号，且所述第二输入信号为所述起始信号或结束信号。6.如权利要求2所述的栅极驱动电路，其特征在于，所述上拉单元包含：第三晶体管，其栅极耦接至所述节点，其第一源极/漏极用以输出所述第i级扫描信号，且其第二源极/漏极用以接收所述时钟信号。7.如权利要求2所述的栅极驱动电路，其特征在于，所述下拉单元包含：第四晶体管，其第一源极/漏极用以接收参考电位，且其第二源极/漏极用以接收第三输入信号；第五晶体管，其栅极耦接至所述第四晶体管的栅极，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极用以接收第四输入信号；第六晶体管，其栅极耦接至所述第四晶体管的栅极，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极用以接收第五输入信号；第七晶体管，其栅极耦接至所述第四晶体管的栅极，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极用以接收第六输入信号；第八晶体管，其第一源极/漏极用以接收所述下拉控制信号，且其第二源极/漏极耦接至所述第四晶体管的栅极；第九晶体管，其栅极和其第一源极/漏极用以接收所述下拉控制信号，且其第二源极/漏极耦接至所述第八晶体管的栅极；第十晶体管，其栅极用以接收第七输入信号，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极耦接至所述第四晶体管的栅极；第十一晶体管，其栅极用以接收所述第三输入信号，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极耦接至所述第四晶体管的栅极；第十二晶体管，其栅极用以接收所述第四输入信号，其第一源极/漏极用以接收所述参考电位，且其第二源极/漏极耦接至所述第八晶体管的栅极...

【专利技术属性】
技术研发人员：林松君，詹建廷，许佑端，陈柏毅，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：中国台湾,71