用以产生多重样式化光刻兼容集成电路布局的方法技术
A method for producing multiple style photolithography compatible integrated circuit layout
An embodiment of the invention provides a method for generating multiple style photolithography compatible integrated circuit layout by a computer. A number of integrated circuit units are integrated to form an integrated circuit layout. The integrated circuit layout includes at least two integrated circuit units adjacent to each other. After integrating the integrated circuit units, the decomposition algorithm is executed to assign multiple colors to the design graphics in the integrated circuit layout. After the described color is allocated to the design figure, multiple style coloring conflicts in the integrated circuit layout are detected. A correction algorithm is implemented to correct the conflict in the two adjacent integrated circuit units by turning or moving at least one of the adjacent integrated circuit units under the correction algorithm.
【技术实现步骤摘要】
用以产生多重样式化光刻兼容集成电路布局的方法
本专利技术实施例涉及一种由计算机实施的方法，其用以产生多重样式化光刻兼容集成电路布局。
技术介绍
在半导体工业中，通过降低集成电路内部的组件尺寸，持续改善集成电路的速度及操作电源。通常可利用蚀刻分辨率(lithographicresolution)调整集成电路的内部组件尺寸。然而，在近几年，工具制造商无法再降低光光刻曝光工具(如用以成功地执行极紫外光(extremeultraviolet，EUV)蚀刻)的波长，所以发展中的技术节点通常具有最小的特征尺寸，其系小于光光刻工具的照明波长。为了继续微缩组件尺寸，集成电路的制造程序利用特殊方法(如浸润式光刻(immersionlithography)、双调光刻胶(dualtoneresist)、、、等)，用以改善传统的光光刻工具的分辨率，以增加它们的使用性。多重样式化光刻(multiplepatterninglithography，MPL)是一种光光刻策略，其系用于先进制作工艺节点，以降低图形间的最小间隔。为了执行MPL，系根据算法隔开集成电路布局，算法系对设计图形分配不同的“...
【技术保护点】
一种用以产生多重样式化光刻兼容集成电路布局的方法，其由计算机实施，所述方法包括：使用处理系统，整合多个集成电路单元，以形成集成电路布局，所述集成电路布局包括彼此紧邻的至少两个集成电路单元；在整合所述集成电路单元之后，使用所述处理系统，以执行分解算法，以将多重颜色分配至所述集成电路布局里的设计图形；在将所述颜色分配至所述设计图形之后，使用所述处理系统检测所述集成电路布局中的多重样式化着色冲突；以及使用所述处理系统执行修正算法，在所述修正算法下，通过翻转或移动所述紧邻集成电路单元中的至少一者而修正存在两紧邻集成电路单元中的冲突。
【技术特征摘要】
2016.07.28 US 15/221,6761.一种用以产生多重样式化光刻兼容集成电路布局的方法，其由计算机实施，所述方法包括：使用处理系统，整合多个集成电路单元，以形成集成电路布局，所述集成电路布局包括彼此紧邻的至少两个集成电路单元；在整合所述集成电路单元之后...
【专利技术属性】
技术研发人员：陈俊臣，陈胜雄，张丰愿，王绍桓，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。