基于交替变换脉冲的CMOS图像数据的训练方法技术

基于交替变换脉冲的CMOS图像数据的训练方法，涉及一种CMOS图像数据的训练方法，解决现有CMOS图像数据在传输过程中进行串并转换时获得错误的训练字的问题，训练系统包括CMOS图像传感器和数据处理器两部分组成。数据处理器内部包含iodelay1、iserdes1、数据异步FIFO、控制异步FIFO、gearbox、ram based shifer和控制器组成。控制器作为CMOS数据训练系统的核心，控制各部分协调工作。CMOS图像传感器在控制器的控制下，输出串行图数据经iodelay1、iserdes1、数据异步FIFO、gearbox、ram based shifer最终转换为位宽p的并行图像数据。本发明专利技术提出基于交替变化脉冲的训练方法，保证正确训练字对应的字校正组合的正确性，从而保证通道训练的正确性。

【技术实现步骤摘要】
基于交替变换脉冲的CMOS图像数据的训练方法
本专利技术涉及一种CMOS图像数据的训练方法，具体涉及一种基于交替变换脉冲的高分辨率高帧频CMOS图像数据的训练方法。
技术介绍
现今高分辨率(不低于10k×10k)高帧频(不低于20fps)的CMOS图像传感器，通常采用多路(不低于80通道)高速串行通道进行图像数据的传输，各数据传输通道之间在每次上电无确定的相位关系，给数据的串并转换带来很大的困难。直接采用如virtex6等内部集成的iserdes1模块，也不能满足高位宽应用要求，需要进行进一步的串并转换；可能在字校正过程中出现错误的数据位置组合得到正确的训练字，而在通道训练过程中无法得到正确的训练字。例如正确的训练字为AB，经过iserdes1后得到的并行数据A和B，在进一步的串并转换后在字校正过程中可能出现的数据组合方式是ABABABABABAB….，也可能是BABABABABABA，在此两种组合过程中都包含有正确的训练字AB；而在通道训练过程中对应单个训练脉冲，前一种组合方式得到的并行数据为…00,00,AB,00,00…，也包含有正确的训练字AB；而后一种组合方式得到的并行数据本文档来自技高网...

【技术保护点】
基于交替变换脉冲的CMOS图像数据的训练方法，该训练方法通过位校正、字校正以及通道校正后输出并行图像数据；位校正过程为：输入的串行图像数据首先经iodelay1进行相位可控的延迟；位校正由控制器产生的控制信号iodelay_reset_pulse和iodelay_ce_pulse进行控制，经控制异步FIFO转换为伴随时钟域信号iodelay_reset_pulse_io和iodelay_ce_pulse_io分别送入iodelay1的reset和ce脚进行控制；控制器产生的控制信号train为高电平，控制器产生的控制信号vtz为低电平；字校正过程为：经过iserdes1进行1：p/2的串并转换...

【技术特征摘要】
1.基于交替变换脉冲的CMOS图像数据的训练方法，该训练方法通过位校正、字校正以及通道校正后输出并行图像数据；位校正过程为：输入的串行图像数据首先经iodelay1进行相位可控的延迟；位校正由控制器产生的控制信号iodelay_reset_pulse和iodelay_ce_pulse进行控制，经控制异步FIFO转换为伴随时钟域信号iodelay_reset_pulse_io和iodelay_ce_pulse_io分别送入iodelay1的reset和ce脚进行控制；控制器产生的控制信号train为高电平，控制器产生的控制信号vtz为低电平；字校正过程为：经过iserdes1进行1：p/2的串并转换的p/2位的并行数据，再经过异步数据异步FIFO将伴随时钟域的数据转换到全局时钟域，再经gearbox的1:2转换最终实现1：p的串并转换；字校正由控制器产生的控制信号bitslip和bitslip的脉冲信号bitslip_pulse进行控制；控制信号bitslip直接送入gearbox；脉冲信号bitslip_pulse经控制异步FIFO转换为伴随时钟域信号bitslip_pulse_io，最终送入iserdes1的bitslip管脚；控制器产生的控制信号train为高低交替变化的脉冲信号，控制器产生的控制信号vtz为与控制信号train相位相反的高低交替变化的脉冲信号；所述控制器产生参考基准信号wordstate_train，占空比为50％，脉冲宽度为控制信号Train的相位与参考基准信号wordstate_train的相位相同，控制信号vtz的相位与参考基准信号wordstate_train的相位相反；通道校正过程为：全局时钟域的p位并行数据经rambasedshifer进行并行数据的可控数据位延迟；通道校正由控制器产生的控制信号chan_shift进行控制；控制器产生的控制信号train和控制信号vtz为周期信号，在每个周期内控制信号train的正脉冲宽度为控制信号train的相位与参考基准信号wordstate_train的相位相同；控制信号vtz在每个周期内的负脉冲宽度为控制信号vtz的相位与参考基准信号wordstate_train的相位相同，fclk_io为串行图像数据的DDR伴随时钟频率。2.根据权利要求1所述的基于交替变换脉冲的CMOS图像数据的训练方法，其特征在于；字校正过程中，控制器产生的控制信号train为高低交替变化的脉冲信号占空比为50％，脉冲宽度为控制信号vtz为高低变化的脉冲信号占空比为50％，脉冲宽度为3.根据权利要求1所述的基于交替变换脉冲的CMOS图像数据的训练方法，其特征在于；所述字校正的具体步骤为：步骤一、对iserdes1输出的p/2位的并行数据data_in进行数据整合操作，获得并行数据data_t1；设定p次控制信号bitslip_pulse为一个循环周期；在前p/2次数据不变，在后p/2次p/2位的并行数据data_in的前p/4位和后p/4位交换；步骤二、位宽为p/2位并行数据data_t1经过1:4的串并转换器转换为位宽为2p的并行数据data_...

【专利技术属性】
技术研发人员：余达，刘金国，徐东，孔德柱，马庆军，李闻先，张恒，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林,22