一种大功率槽栅门级T‑MOSFET结构制造技术

本实用新型专利技术提供一种大功率槽栅门级T‑MOSFET结构，包括P‑阱，槽栅门级，N+源区，源级，绝缘层，N‑漂移区，漏级，所述T‑MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。本实用新型专利技术所述的大功率槽栅门级T‑MOSFET结构设计降低了宽禁带材料T‑MOSFET槽栅门级结构的槽栅氧化层‑半导体界面等效曲率，进而大幅降低槽栅门级结构转角区域的最大电场强度，降低内部雪崩击穿的可能性，提高宽禁带材料T‑MOSFET槽栅门级结构和器件整体的可靠性和稳定性。

【技术实现步骤摘要】
一种大功率槽栅门级T-MOSFET结构
本技术属于大功率半导体
，具体涉及一种针对宽禁带材料大功率槽栅门级T-MOSFET结构。
技术介绍
新型宽禁带半导体材料如碳化硅和氮化镓等可大幅提高半导体器件性能，但同时在器件设计和工艺上也带来诸多挑战。宽禁带材料MOSFET(如碳化硅MOSFET)是一种高性能大功率可控开关功率半导体器件，具有关断状态下漏电流小、开通状态下导通损耗低、开关速度快、工作频率高、最高运行温度高等优点。采用宽禁带材料MOSFET可使变频器开关频率提升，整体损耗降低，并可降低对电容等储能元件的需求，达到降低变频器成本并提高性能的优势。目前宽禁带材料大功率MOSFET主要有两种门级结构：平面门级的平面栅D-MOS结构，对应D-MOSFET器件，以及垂直门级的槽栅T-MOS结构，对应T-MOSFET器件。在现有技术条件下，T-MOS结构相对于D-MOS结构在MOSFET中可获得更低的导通阻抗，并可实现更高的沟道密度。使用T-MOS结构的MOSFET可实现更高的可用电流密度。高性能宽禁带材料MOSFET内部在阻断高电压状态下会产生高强度电场，其中电场最强处在器件内部反向偏置的P-N结界面区域。T-MOSFET有N型沟道的N-MOS结构和P型沟道的P-MOS结构。对于N型沟道的N-MOS结构这一界面为反向偏置的N-漂移区/P-阱结，对于P型沟道的P-MOS结构这一界面为反向偏置的N-阱/P-漂移区结。在T-MOSFET的N-MOS结构中，T-MOS的转角区域一般位于N-漂移区/P-阱界面附近，会受到这一区域高强度电场的影响。传统T-MOS设计为单一转角结构，这一转角结构受制造过程中刻蚀工艺的限制一般会形成较大的转角曲率，而T-MOS结构在大曲率转角下会进一步提高其转角区域的电场强度，对器件可靠性带来负面影响。同时，T-MOS转角区域受刻蚀工艺限制在实际生产中不可避免会产生局部缺陷。这些局部缺陷在高电场强度下会产生局部击穿，也会对器件的可靠性会带来负面影响。这一问题的传统解决方案为加厚T-MOS结构中氧化层的厚度，但这一方案会使T-MOS结构在导通状态下吸引电子形成导电沟道的能力降低，使得T-MOS结构的导通阻抗增大并降低沟道的饱和电流密度，降低T-MOSFET的可用电流密度，在浪涌或过电流条件下发热量更高、可靠性降低。若需要达到同样的导通阻抗，T-MOSFET芯片面积需要增加，则同样电压电流等级的芯片成本将提高。同时，由于宽禁带材料缺乏自然氧化特性，宽禁带材料器件的氧化层形成需要使用沉积方式，这种方式本身的生产速率较低，而更厚的氧化层会进一步降低器件的生产效率。一种理论上的解决方案为加深T-MOS的深度，使得T-MOS转角区域远离反偏P-N结附近的高电场区域。但这一方案并不具有实用性。其原因为T-MOS的深度受到刻蚀和氧化层生长工艺的限制，过深的深度无法保证沟槽壁的平整度。同时由于宽禁带材料不具备自然氧化能力，绝缘氧化层的成形成需要通过沉积的方式实现，而氧化层的沉积分布均匀性和品质随着沟槽的深度下降而降低，过深的T-MOS深度无法保证合格的氧化层形成。基于以上两点，加深T-MOS深度并不具有实用性。第二种理论上的解决方案为降低P-阱的深度，使得T-MOS转角区域远离反偏P-N结附近的高电场区域。这一方案同样不具备实用性。其原因为P-阱l深度受到N+源区域限制，降低P-阱深度会使得在阻断高电压状态下N+源区域的电子更容易扩散至耗尽区，提高穿通击穿的可能性，对器件的可靠性有致命的负面影响。
技术实现思路
本技术为了解决在不影响T-MOSFET导通性能的前提下降低同样阻断电压下P-阱或N-阱转角区域的最大电场强度的问题，提供一种大功率槽栅门级T-MOSFET结构。为了解决上述问题，本技术采用的技术方案如下所述：一种大功率槽栅门级T-MOSFET结构，所述T-MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。优选地，所述阶梯状结构至少包括2个子阶梯。优选地，所述每个子阶梯的转角曲率相同或不同。优选地，所述子阶梯中位于槽栅门级最深处的子阶梯弧度曲率最小。优选地，所述子阶梯的外轮廓形状相同或不同。优选地，所述子阶梯的外轮廓为弧形、曲线形、折线形或这三类形状的任意组合。优选地，所述子阶梯的数量k需满足[0.5μm*(k-1)]<Wmin；所述Wmin为所述槽栅门级的总深度Wy和总宽度Wx的中的较小值。优选地，所述子阶梯为深度和宽度相同的单一子阶梯。优选地，所述每个子阶梯的深度和/或宽度不同，深度不超过Wy/k，宽度不超过Wx/k。本技术的有益效果为：通过提供一种大功率槽栅门级T-MOSFET结构，所述T-MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构，降低了宽禁带材料T-MOSFET槽栅门级结构的槽栅氧化层-半导体界面等效曲率，进而大幅降低槽栅门级结构转角区域的最大电场强度，降低内部雪崩击穿的可能性，提高宽禁带材料T-MOSFET槽栅门级结构和器件整体的可靠性和稳定性。进一步的，在达到降低宽禁带材料T-MOSFET槽栅门级转角区域的电场强度的效果时，无需增加宽禁带材料T-MOSFET的槽栅门级氧化层厚度，可避免宽禁带材料T-MOSFET的导通阻抗升高，并可通过合理的子阶梯布局使得宽禁带材料T-MOSFET的导通阻抗下降，提高同样电压等级下T-MOSFET的可用导通电流密度及浪涌电流性能，并提高晶圆利用率。附图说明图1是本技术实施例1的现有技术中的T-MOSFET结构示意图。图2是本技术实施例1的大功率槽栅门级T-MOSFET结构示意图。图3-1是本技术实施例1的又一种大功率槽栅门级T-MOSFET结构示意图。图3-2是本技术实施例1的再一种大功率槽栅门级T-MOSFET结构示意图。图4是本技术实施例2的大功率槽栅门级T-MOSFET的结构的结构示意图。图5是本技术实施例3的大功率槽栅门级T-MOSFET的结构的结构示意图。图6是本技术实施例4的一种大功率槽栅门级T-MOSFET的结构的结构示意图。其中1-P-阱，2-槽栅门级转角区，3-N+源区，4-源级，5-门级，6-绝缘层，7-N-漂移区，8-漏级，9-1、9-2、9-3为保护层。具体实施方式下面结合附图通过具体实施例对本技术进行详细的介绍，以使更好的理解本技术，但下述实施例并不限制本技术范围。另外，需要说明的是，下述实施例中所提供的图示仅以示意方式说明本技术的基本构思，附图中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形状、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例1如图1所示，是现有技术中的槽栅门级T-MOSFET结构，其为N-MOS结构，如图所示1为P-阱，2为槽栅门级转角区，3为N+源区，4为源级，5为门级，6为绝缘层，7为N-漂移区，8为漏级。其槽栅门级转角区2为单一转角结构，这一转角结构受制造过程中刻蚀工艺的限制一般会形成较大的转角曲率，而槽栅门级在大曲率转角下会进一步提高其转角区域的电场强度，对器件可靠性带来负面影响。同时，槽栅门级转角区2受刻蚀工艺限制在实本文档来自技高网...

【技术保护点】
一种大功率槽栅门级T‑MOSFET结构，包括P‑阱，槽栅门级，N+源区，源级，绝缘层，N‑漂移区，漏级，其特征在于，所述T‑MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。

【技术特征摘要】
1.一种大功率槽栅门级T-MOSFET结构，包括P-阱，槽栅门级，N+源区，源级，绝缘层，N-漂移区，漏级，其特征在于，所述T-MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。2.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述阶梯状结构至少包括2个子阶梯。3.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，每个子阶梯的转角曲率相同或不同。4.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述子阶梯中位于槽栅门级最深处的子阶梯弧度曲率最小。5.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述子阶梯的外轮廓形状...

【专利技术属性】
技术研发人员：张学强，张振中，和巍巍，汪之涵，
申请(专利权)人：深圳基本半导体有限公司，
类型：新型
国别省市：广东,44