一种电容屏感应层的加工方法技术

本发明专利技术涉及显示技术领域，公开了一种电容屏感应层的加工方法，包括以下步骤：固定电容屏感应层的上层；在固定的上层上加工多条第一图案和多条第一外围走线；对加工第一图案和第一外围走线后的上层进行短路和断路测试；固定电容屏感应层的下层；在固定的下层上加工多条第二图案和多条第二外围走线；对加工第二图案和第二外围走线后的下层进行短路和断路测试；在分别判断上层和下层短路的断路测试合格后，再将测试合格的上层与测试合格的下层贴合形成电容屏感应层，从而克服了现有的电容屏感应层加工方法造成的浪费合格的上层或合格的下层的问题，进而降低了电容屏的成本。

A processing method for capacitive screen induction layer

The present invention relates to a display technology field, discloses a method for processing a capacitive sensing layer, which comprises the following steps: fixed capacitor screen induction the upper layer; a plurality of first patterns and a plurality of first line processing in peripheral fixed layer; for short circuit and open circuit test for processing the first pattern and the first peripheral line after the upper; fixed capacitance screen induction layer; a plurality of second patterns and a plurality of second peripheral line processing at a fixed lower layer; for short circuit and open circuit test on the processing of second patterns and second peripheral line after lower; in the open circuit test respectively to judge the upper and lower short circuit after passing the test qualified upper and test qualified lower jointed to form capacitance screen sensing layer, thus overcoming the resulting capacitance screen induction layer existing processing method, the waste of the upper or lower qualified qualified The cost of the capacitive screen is reduced.

【技术实现步骤摘要】
一种电容屏感应层的加工方法
本专利技术涉及显示
，特别是涉及一种电容屏感应层的加工方法。
技术介绍
电容屏广泛应用于手机和电脑等数码产品中，为了保证电容屏的质量，每个电容屏在出厂之前都需要对电容屏进行短路和断路检测。目前，现有的电容屏感应层的加工流程一般为：首先在电容屏感应层的上层(Top层)上与下层(Bottom层)上加工图案(Pattern)和外围走线(Trace)，然后贴合Top层和Bottom层。然而，这种加工方法在进行电容屏感应层测试时，由于Top层和Bottom层已经贴合，因此导致无法区别电容屏感应层的短路或断路是发生在Top层上还是Bottom层上，一旦发现电容屏感应层短路或断路，只能报废整个产品，从而造成合格的Top层或Bottom层的浪费，进而大大提高了电容屏的成本。
技术实现思路
本专利技术的目的是提供一种电容屏感应层的加工方法，其能够确保在Top层和Bottom层进行测试后，再贴合合格的Top层和合格的Bottom层，以避免合格的Top层或Bottom层的浪费，从而降低电容屏的成本。为了解决上述技术问题，本专利技术提供一种电容屏感应层的加工方法，包括以下步骤：固定电容屏感应层的上层；在固定的所述上层上加工多条第一图案和多条第一外围走线；对加工所述第一图案和所述第一外围走线后的所述上层进行短路和断路测试；固定电容屏感应层的下层；在固定的所述下层上加工多条第二图案和多条第二外围走线；对加工所述第二图案和所述第二外围走线后的所述下层进行短路和断路测试；在分别判断所述上层和所述下层短路的断路测试合格后，将测试合格的所述上层与测试合格的所述下层贴合形成电容屏感应层。作为优选方案，所述电容屏感应层的加工方法还包括步骤：在判断所述上层短路测试不合格时，重新加工短路的所述第一图案和所述第一外围走线；对重新加工的所述第一图案和所述第一外围走线进行短路和断路测试；在判断所述下层短路测试不合格时，重新加工短路的所述第二图案和所述第二外围走线；对重新加工的所述第二图案和所述第二外围走线进行短路和断路测试。作为优选方案，所述在固定的所述上层上加工多条第一图案和多条第一外围走线，具体包括：分别加工固定的所述上层的每一条所述第一图案，以使每一条所述第一图案的一端与所述上层的一端上的第一导电搭接块电连接，每一条所述第一图案的另一端与所述上层的另一端上的第二导电搭接块电连接；其中，所述第一导电搭接块和所述第二导电搭接块均为多个，且多条所述第一图案与多个所述第一导电搭接块和多个所述第二导电搭接块均为一一对应的关系；分别加工固定的所述上层的每一条所述第一外围走线，以使每一条所述第一外围走线的一端与所述上层的另一端上的第二导电搭接块电连接，每一条所述第一外围走线的另一端与所述上层的绑定区域上的第三导电搭接块电连接；其中，所述第三导电搭接块均为多个，且多条所述第一外围走线与多个所述第二导电搭接块和多个所述第三导电搭接块均为一一对应的关系。作为优选方案，所述对加工所述第一图案和所述第一外围走线后的所述上层进行短路和断路测试，具体包括：将一个测试针依次与每一条所述第一图案对应的所述第三导电搭接块电连接，将另一个测试针依次与该第一图案相邻的另一条所述第一图案对应的所述第三导电搭接块电连接，进行每一相邻的两条所述第一图案和每一相邻的两条所述第一外围走线的短路测试；将一个测试针依次与每一条所述第一图案对应的所述第一导电搭接块电连接，将另一个测试针依次与该第一图案对应的所述第三导电搭接块电连接，进行每一条所述第一图案和每一条所述第一外围走线的断路测试。作为优选方案，所述在判断所述上层短路测试不合格时，重新加工短路的所述第一图案和所述第一外围走线，具体包括：检测所述第一图案的短路位置；在检测出所述第一图案短路位置后，重新加工短路的所述第一图案的短路位置；检测所述第一外围走线的短路位置；在检测出所述第一外围走线的短路位置后，重新加工短路的所述第一外围走线的短路位置。作为优选方案，所述在固定的所述下层上加工多条第二图案和多条第二外围走线，具体包括：分别加工固定的所述下层的每一条所述第二图案，以使每一条所述第二图案的一端与所述下层的一端上的第四导电搭接块电连接，每一条所述第二图案的另一端与所述下层的另一端上的第五导电搭接块电连接；其中，所述第四导电搭接块和所述第五导电搭接块均为多个，且多条所述第二图案与多个所述第四导电搭接块和多个所述第五导电搭接块均为一一对应的关系；分别加工固定的所述下层的每一条所述第二外围走线，以使每一条所述第二外围走线的一端与所述下层的另一端上的第五导电搭接块电连接，每一条所述第二外围走线的另一端与所述下层的绑定区域上的第六导电搭接块电连接；其中，所述第六导电搭接块均为多个，且多条所述第二外围走线与多个所述第五导电搭接块和多个所述第六导电搭接块均为一一对应的关系。作为优选方案，所述对加工所述第二图案和所述第二外围走线后的所述下层进行短路和断路测试，具体包括：将一个测试针依次与每一条所述第二图案对应的所述第六导电搭接块电连接，将另一个测试针依次与该第二图案相邻的另一条所述第二图案对应的所述第六导电搭接块电连接，进行每一相邻的两条所述第二图案和每一相邻的两条所述第二外围走线的短路测试；将一个测试针依次与每一条所述第二图案对应的所述第四导电搭接块电连接，将另一个测试针依次与该第二图案对应的所述第六导电搭接块电连接，进行每一条所述第二图案和每一条所述第二外围走线的断路测试。作为优选方案，所述在判断所述下层短路测试不合格时，重新加工短路的所述第二图案和所述第二外围走线，具体包括：检测所述第二图案的短路位置；在检测出所述第二图案短路位置后，重新加工短路的所述第二图案的短路位置；检测所述第二外围走线的短路位置；在检测出所述第二外围走线的短路位置后，重新加工短路的所述第二外围走线的短路位置。作为优选方案，在所述将测试合格的所述上层与测试合格的所述下层贴合之前，还包括步骤：对短路和断路测试合格的所述上层进行整面均匀性测试；对短路和断路测试合格的所述下层进行整面均匀性测试。作为优选方案，所述对短路和断路测试合格的所述上层进行整面均匀性测试，具体包括：将所述第一图案和测试匹配层上的第三图案分别与电容屏的控制板电连接，以使所述第一图案和所述第三图案之间形成互电容；其中，所述上层固定在所述测试匹配层上，且所述第一图案垂直于所述第三图案；在所述第一图案和所述第三图案之间形成互电容后，对所述上层进行整面均匀性测试；所述对短路和断路测试合格的所述下层进行整面均匀性测试，具体包括：将所述第二图案和测试匹配层上的第三图案分别与电容屏的控制板电连接，以使所述第二图案和所述第三图案之间形成互电容；其中，所述上层固定在所述测试匹配层上，且所述第二图案垂直于所述第三图案；在所述第二图案和所述第三图案之间形成互电容后，对所述下层进行整面均匀性测试。本专利技术提供一种电容屏感应层的加工方法，首先分别加工电容屏感应层的上层的第一图案、第一外围走线以及电容屏感应层的下层的第二图案、第二外围走线，然后在分别判断上层和下层短路和断路测试均合格后，再将测试合格的上层与测试合格的下层贴合形成电容屏感应层，从而克服了现有的电容屏感应层加工方法造成的浪费合格的上层或合格的下层的问题本文档来自技高网...

【技术保护点】
一种电容屏感应层的加工方法，其特征在于，包括以下步骤：固定电容屏感应层的上层；在固定的所述上层上加工多条第一图案和多条第一外围走线；对加工所述第一图案和所述第一外围走线后的所述上层进行短路和断路测试；固定电容屏感应层的下层；在固定的所述下层上加工多条第二图案和多条第二外围走线；对加工所述第二图案和所述第二外围走线后的所述下层进行短路和断路测试；在分别判断所述上层和所述下层短路和断路测试合格后，将测试合格的所述上层与测试合格的所述下层贴合形成电容屏感应层。

【技术特征摘要】
1.一种电容屏感应层的加工方法，其特征在于，包括以下步骤：固定电容屏感应层的上层；在固定的所述上层上加工多条第一图案和多条第一外围走线；对加工所述第一图案和所述第一外围走线后的所述上层进行短路和断路测试；固定电容屏感应层的下层；在固定的所述下层上加工多条第二图案和多条第二外围走线；对加工所述第二图案和所述第二外围走线后的所述下层进行短路和断路测试；在分别判断所述上层和所述下层短路和断路测试合格后，将测试合格的所述上层与测试合格的所述下层贴合形成电容屏感应层。2.如权利要求1所述的电容屏感应层的加工方法，其特征在于，所述电容屏感应层的加工方法还包括步骤：在判断所述上层短路测试不合格时，重新加工短路的所述第一图案和所述第一外围走线；对重新加工的所述第一图案和所述第一外围走线进行短路和断路测试；在判断所述下层短路测试不合格时，重新加工短路的所述第二图案和所述第二外围走线；对重新加工的所述第二图案和所述第二外围走线进行短路和断路测试。3.如权利要求1或2所述的电容屏感应层的加工方法，其特征在于，所述在固定的所述上层上加工多条第一图案和多条第一外围走线，具体包括：分别加工固定的所述上层的每一条所述第一图案，以使每一条所述第一图案的一端与所述上层的一端上的第一导电搭接块电连接，每一条所述第一图案的另一端与所述上层的另一端上的第二导电搭接块电连接；其中，所述第一导电搭接块和所述第二导电搭接块均为多个，且多条所述第一图案与多个所述第一导电搭接块和多个所述第二导电搭接块均为一一对应的关系；分别加工固定的所述上层的每一条所述第一外围走线，以使每一条所述第一外围走线的一端与所述上层的另一端上的第二导电搭接块电连接，每一条所述第一外围走线的另一端与所述上层的绑定区域上的第三导电搭接块电连接；其中，所述第三导电搭接块为多个，且多条所述第一外围走线与多个所述第二导电搭接块和多个所述第三导电搭接块均为一一对应的关系。4.如权利要求3所述的电容屏感应层的加工方法，其特征在于，所述对加工所述第一图案和所述第一外围走线后的所述上层进行短路和断路测试，具体包括：将一个测试针依次与每一条所述第一图案对应的所述第三导电搭接块电连接，将另一个测试针依次与该第一图案相邻的另一条所述第一图案对应的所述第三导电搭接块电连接，进行每一相邻的两条所述第一图案和每一相邻的两条所述第一外围走线的短路测试；将一个测试针依次与每一条所述第一图案对应的所述第一导电搭接块电连接，将另一个测试针依次与该第一图案对应的所述第三导电搭接块电连接，进行每一条所述第一图案和每一条所述第一外围走线的断路测试。5.如权利要求2所述的电容屏感应层的加工方法，其特征在于，所述在判断所述上层短路测试不合格时，重新加工短路的所述第一图案和所述第一外围走线，具体包括：检测所述第一图案的短路位置；在检测出所述第一图案短路位置后，重新加工短路的所述第一图案的短路位置；检测所述第一外围走线的短路位置；在检测出所述第一外围走线的短路位置后，重新加工短路的所述第一外围走线的短路位置。6.如权利要求1或2所述的电容屏感应层的加工方法...

【专利技术属性】
技术研发人员：陈钟辉，程功哲，彭国锋，
申请(专利权)人：广州华欣电子科技有限公司，
类型：发明
国别省市：广东,44