一种多时序可编程存储器及电子装置制造方法及图纸

本发明专利技术提供一种多时序可编程存储器及电子装置，所述多时序可编程存储器包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：第一电源供应装置配置为给存储单元阵列中的位线提供正偏压；第二电源供应装置配置为给存储单元阵列中的源线提供负偏压；电流监控模块配置为检测从位线流向源线的编写电流，并根据其大小输出控制信号ICC‑OUT；时钟控制模块配置为根据输入的控制信号ICC‑OUT向第一电源供应装置和第二电源供应装置传送不同的时钟频率，以调节第一电源供应装置和第二电源供应装置的泵驱动。根据本发明专利技术，可以降低编写电流，最小化泵驱动和电容，最终使位线与源线之间具备所需要的恒定电位。

A multi time programmable memory and electronic device

【技术实现步骤摘要】
一种多时序可编程存储器及电子装置
本专利技术涉及半导体器件，具体而言涉及一种多时序可编程存储器及电子装置。
技术介绍
多时序可编程存储器(MTP存储器，multiple-timeprogrammablememory)属于非易失性存储器(NVM)的一种，其具有特殊的编写方法。相比其它NVM，MTP存储器进行编写操作时，从位线(bitline)流向源线(sourceline)的编写电流(programcurrent)的数值更高，其它NVM进行编写操作时，每个存储单元的编写电流小于10nA，MTP存储器进行编写操作时，每个存储单元的编写电流超过20μA，二进制组位(bytemode)的编写所需要的编写电流不低于160μA。因此，MTP存储器进行编写操作时，位线与源线之间需要具备恒定电位(大约为6V)，然而，编写电流过大导致位线与源线之间负电荷泵偏置电压(pumpbias)的衰减，进而造成位线与源线之间不具备所需要的恒定电位。
技术实现思路
针对现有技术的不足，本专利技术提供一种多时序可编程存储器，其特征在于，包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：所述第一电源供应装置配置为给所述多时序可编程存储单元阵列中的位线提供正偏压；所述第二电源供应装置配置为给所述多时序可编程存储单元阵列中的源线提供负偏压；所述电流监控模块配置为检测从所述位线流向所述源线的编写电流，并根据所述编写电流的大小输出控制信号ICC-OUT；所述时钟控制模块配置为根据输入的所述控制信号ICC-OUT向所述第一电源供应装置和所述第二电源供应装置传送不同的时钟频率，以调节所述第一电源供应装置和所述第二电源供应装置的泵驱动。在一个示例中，所述电流监控模块电性连接位线驱动器、所述第一电源供应装置和所述时钟控制模块。在一个示例中，所述电流监控模块将检测到的所述编写电流转换成电平信号从所述电流监控模块的第一输入端输入至第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的漏极，所述第一PMOS晶体管P1的源极和栅极连接在一起并连接至所述第二PMOS晶体管P2的栅极，所述第二PMOS晶体管P2的源极连接至所述电流监控模块的输出端。在一个示例中，所述电流监控模块的第二输入端连接至第一控制信号EXT_bias，所述第一控制信号EXT_bias用于控制所述电流监控模块中的第一NMOS晶体管N1和第二NMOS晶体管N2的开关，所述电流监控模块的第三输入端连接至第二控制信号EN，所述第二控制信号EN用于控制所述电流监控模块中的第三PMOS晶体管P3和第三NMOS晶体管N3的开关。在一个示例中，所述第一控制信号EXT_bias经由所述电流监控模块的第二输入端输入所述第三PMOS晶体管P3的源极，所述第三PMOS晶体管P3的漏极与所述第三NMOS晶体管N3的漏极、所述第一NMOS晶体管N1的漏极连接在一起，所述第二控制信号EN经由所述电流监控模块的第三输入端输入一反相器，经过所述反相器处理后输出的信号分别输入所述第三PMOS晶体管P3的栅极和所述第三NMOS晶体管N3的栅极。在一个示例中，所述第三NMOS晶体管N3的源极与所述第一NMOS晶体管N1的源极、所述第二NMOS晶体管N2的源极连接在一起，所述第一NMOS晶体管N1的源极和栅极连接在一起并连接至所述第二NMOS晶体管N2的栅极，所述第二NMOS晶体管N2的漏极连接至第四NMOS晶体管N4的源极，所述第四NMOS晶体管N4的栅极连接至高电源电压Vdd，所述第四NMOS晶体管N4的漏极连接至所述第一PMOS晶体管P1的源极，所述第二NMOS晶体管N2的源极经由二极管301连接至第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的漏极。在一个示例中，所述第二控制信号EN触发所述第三PMOS晶体管P3和第三NMOS晶体管N3的导通后，所述第一控制信号EXT_bias触发所述第一NMOS晶体管N1和第二NMOS晶体管N2的导通，由所述第二NMOS晶体管N2的漏极输出的控制信号经过所述第四NMOS晶体管N4的处理触发所述第一PMOS晶体管P1和所述第二PMOS晶体管P2的导通，由所述第二PMOS晶体管P2的源极输出所述控制信号ICC-OUT至所述时钟控制模块的输入端。在一个示例中，所述控制信号ICC-OUT包括ICC-10、ICC-15、ICC-20和ICC-25，分别输入所述时钟控制模块的四个输入端，分别电连接所述四个输入端的四个处理单元产生不同的时钟频率。在一个示例中，每个所述处理单元均包括一个NMOS管和与所述NMOS管并联的一个电阻，所述电阻的一端连接至所述NMOS管的源极，所述电阻的另一端连接至所述NMOS管的漏极，所述NMOS管的栅极连接至所述时钟控制模块的输入端，所述四个处理单元是串接在一起的，相邻的两个所述NMOS管的源极和漏极相连，四个所述电阻串接在一起。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括上述任一项所述的多时序可编程存储器。根据本专利技术，可以降低从位线流向源线的编写电流，最小化泵驱动和电容，最终使位线与源线之间具备所需要的恒定电位(6V或者近似6V)。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为现有的多时序可编程存储器的示意图；图2为根据本专利技术示例性实施例一的多时序可编程存储器的示意图；图3为图2示出的多时序可编程存储器中的电流监控模块的示意图；图4为图2示出的多时序可编程存储器中的时钟控制模块的示意图；图5为对图1和图2分别示出的多时序可编程存储器进行模拟运行获得的模拟结果示意图；图6为根据本专利技术示例性实施例二的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之本文档来自技高网...

【技术保护点】
一种多时序可编程存储器，其特征在于，包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：所述第一电源供应装置配置为给所述多时序可编程存储单元阵列中的位线提供正偏压；所述第二电源供应装置配置为给所述多时序可编程存储单元阵列中的源线提供负偏压；所述电流监控模块配置为检测从所述位线流向所述源线的编写电流，并根据所述编写电流的大小输出控制信号ICC‑OUT；所述时钟控制模块配置为根据输入的所述控制信号ICC‑OUT向所述第一电源供应装置和所述第二电源供应装置传送不同的时钟频率，以调节所述第一电源供应装置和所述第二电源供应装置的泵驱动。

【技术特征摘要】
1.一种多时序可编程存储器，其特征在于，包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：所述第一电源供应装置配置为给所述多时序可编程存储单元阵列中的位线提供正偏压；所述第二电源供应装置配置为给所述多时序可编程存储单元阵列中的源线提供负偏压；所述电流监控模块配置为检测从所述位线流向所述源线的编写电流，并根据所述编写电流的大小输出控制信号ICC-OUT；所述时钟控制模块配置为根据输入的所述控制信号ICC-OUT向所述第一电源供应装置和所述第二电源供应装置传送不同的时钟频率，以调节所述第一电源供应装置和所述第二电源供应装置的泵驱动。2.根据权利要求1所述的多时序可编程存储器，其特征在于，所述电流监控模块电性连接位线驱动器、所述第一电源供应装置和所述时钟控制模块。3.根据权利要求1所述的多时序可编程存储器，其特征在于，所述电流监控模块将检测到的所述编写电流转换成电平信号从所述电流监控模块的第一输入端输入至第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的漏极，所述第一PMOS晶体管P1的源极和栅极连接在一起并连接至所述第二PMOS晶体管P2的栅极，所述第二PMOS晶体管P2的源极连接至所述电流监控模块的输出端。4.根据权利要求3所述的多时序可编程存储器，其特征在于，所述电流监控模块的第二输入端连接至第一控制信号EXT_bias，所述第一控制信号EXT_bias用于控制所述电流监控模块中的第一NMOS晶体管N1和第二NMOS晶体管N2的开关，所述电流监控模块的第三输入端连接至第二控制信号EN，所述第二控制信号EN用于控制所述电流监控模块中的第三PMOS晶体管P3和第三NMOS晶体管N3的开关。5.根据权利要求4所述的多时序可编程存储器，其特征在于，所述第一控制信号EXT_bias经由所述电流监控模块的第二输入端输入所述第三PMOS晶体管P3的源极，所述第三PMOS晶体管P3的漏极与所述第三NMOS晶体管N3的漏极、所述第一NMOS晶体管N1的漏极连接在一起，所述第二控制信号EN经由所述电流监控模块的第三输入端输入一反相器，经过所述反相器处理后输出...

【专利技术属性】
技术研发人员：權彞振，倪昊，郑晓，殷常伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31