闸极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种闸极驱动电路和显示装置。闸极驱动电路用以驱动显示面板，且包含：第1级至第N级第一移位寄存器及一个或多个第一虚拟移位寄存器。此些第一移位寄存器用以分别产生且输出第1级至第N级扫描信号至显示面板的多个第一扫描线；一个或多个第一虚拟移位寄存器用以在多个扫描信号产生之前产生且输出一个或多个第一虚拟扫描信号；其中，一个或多个第一虚拟扫描信号与多个第一扫描信号依序输出，且N为正整数。借此，本发明专利技术的闸极驱动电路，可缩短输入至显示面板的扫描信号的电阻电容延迟时间，进而确保图像显示品质和稳定度。

Gate drive circuit and display device

The invention discloses a gate drive circuit and a display device. The gate drive circuit is used to drive the display panel and includes: the first shift register from the first level to the N level and one or more first virtual shift registers. The first shift register with a plurality of first scan lines to generate and output a first to N level scan signal to the display panel; one or more first virtual shift register output one or more of the first virtual scanning signal to multiple scanning signal generated before and the one; or a plurality of first virtual scanning signal and a plurality of first scanning signal output in sequence, and N is a positive integer. Therefore, the gate drive circuit of the invention can shorten the resistance capacitance delay time of the scanning signal input to the display panel, thereby ensuring the quality and stability of the image display.

【技术实现步骤摘要】
闸极驱动电路和显示装置
本专利技术涉及一种闸极驱动电路和显示装置，且特别涉及一种具有虚拟移位寄存器的闸极驱动电路和显示装置。
技术介绍
平面显示装置，例如液晶显示装置或有机发光二极管(organiclight-emittingdiode；OLED)显示装置等，通常具有多个移位寄存器(shiftregister)，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。此外，随着薄膜电晶体(thinfilmtransistor；TFT)液晶显示技术的不断进步，将驱动电路整合在显示面板上的技术，例如系统面板(systemonglass；SOG)等，已逐渐广泛用于现今的显示装置产品上。然而，移位寄存器的电路设计需考量信号在每个时间点所对应输出的正确性，以确保显示装置的图像显示品质。在移位寄存器所输出的扫描信号中电阻电容负载所造成的延迟时间应小于临界电阻电容延迟时间，以避免对应此移位寄存器的像素显示错误的灰阶。就高解析度的显示装置而言，每个扫描信号的充电时间较短，且前数级移位寄存器所产生的扫描信号具有较大的电阻电容延迟时间，导致其易于发生图像显示错误的问题。
技术实现思路
本专利技术的目的在于提供一种闸极驱动电路和显示装置，其可缩短输入至显示面板的扫描信号的电阻电容延迟时间，进而确保图像显示品质和稳定度。根据本专利技术的上述目的，提出一种闸极驱动电路，其用以驱动显示面板且包含第1级至第N级第一移位寄存器和一个或多个第一虚拟移位寄存器。此些第1级至第N级第一移位寄存器用以分别产生且输出第1级至第N级第一扫描信号至显示面板的多个第一扫描线。此些第一虚拟移位寄存器用以在此些第一扫描信号产生之前分别产生且输出一个或多个第一虚拟扫描信号。此一个或多个第一虚拟扫描信号与此些第一扫描信号依序输出，且N为正整数。依据本专利技术的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第M级第一虚拟移位寄存器，其中M为正整数且为2的倍数。依据本专利技术的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第M级第一虚拟移位寄存器，其中M为大于或等于3的正整数。依据本专利技术的又一实施例，上述M等于4。依据本专利技术的又一实施例，上述一个或多个第一虚拟移位寄存器的第1级第一虚拟移位寄存器用以依据起始信号产生上述一个或多个第一虚拟扫描信号的第1级第一虚拟扫描信号。依据本专利技术的又一实施例，上述第1级第一移位寄存器用以依据上述一个或多个第一虚拟扫描信号的至少一个第一虚拟扫描信号产生上述第1级第一扫描信号。依据本专利技术的又一实施例，上述一个或多个第一虚拟扫描信号不输入此些第一扫描线。依据本专利技术的又一实施例，上述此些第一虚拟移位寄存器中的第j级第一虚拟移位寄存器定义为第j级移位寄存器，上述此些第一虚拟扫描信号中的第j级第一虚拟扫描信号定义为第j级扫描信号，上述此些第一移位寄存器中的第k级第一移位寄存器定义为第(k+M)级移位寄存器，且上述此些第一扫描信号中的第k级第一扫描信号定义为第(k+M)级扫描信号，此些移位寄存器中的第i级移位寄存器包含预充电单元、第一下拉单元、输出单元和第二下拉单元。预充电单元用以接收第一输入信号和第二输入信号且由第一节点输出控制信号。第一下拉单元耦接第一节点且用以接收第三输入信号。输出单元用以接收第四输入信号和控制信号且由第二节点输出此些扫描信号中的第i级扫描信号。第二下拉单元耦接第二节点且用以接收第五输入信号。第四输入信号及第五输入信号分别为第1至第4时钟信号中的两个，j为小于或等于M的正整数，且k为小于或等于N的正整数。依据本专利技术的又一实施例，上述预充电单元包含第一电晶体和第二电晶体。第一电晶体的闸极和第一源汲极用以接收第一输入信号，且第一电晶体的第二源汲极耦接至第一节点。第二电晶体的闸极和第一源汲极用以接收第二输入信号，且第二电晶体的第二源汲极耦接至第一节点。依据本专利技术的又一实施例，当i为1时，上述第一输入信号和上述第二输入信号为起始信号；当i为2时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为起始信号；当i为(n-1)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为n时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为(n+1)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为(n+2)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；其中，n为小于或等于(M+N+1)的正整数且为4的倍数。依据本专利技术的又一实施例，上述第一下拉单元包含第三电晶体。第三电晶体的闸极用以接收第三输入信号，第三电晶体的第一源汲极用以接收参考电位，且第三电晶体的第二源汲极耦接至第一节点。当i为小于或等于(M+N-2)的正整数时，上述第三输入信号为此些扫描信号中的第(i+2)级扫描信号；当i为(M+N-1)或(M+N)时，上述第三输入信号为重置信号。依据本专利技术的又一实施例，当i为3至(M+N)的任意一个正整数时，上述第一下拉单元还包含重置电晶体。重置电晶体的闸极用以接收起始信号，重置电晶体的第一源汲极用以接收参考电位，且重置电晶体的第二源汲极耦接至第一节点。依据本专利技术的又一实施例，上述输出单元包含电容、第四电晶体和第五电晶体。电容的第一端和第二端分别耦接至第一节点和第二节点。第四电晶体的闸极耦接至第一节点，第四电晶体的第一源汲极用以接收第四输入信号，且第四电晶体的第二源汲极耦接至第二节点。第五电晶体的闸极耦接至第二节点，第五电晶体的第一源汲极用以接收第四输入信号，且第五电晶体的第二源汲极耦接至第二节点。当i为(n-3)时，上述第四输入信号为第1时钟信号；当i为(n-2)时，上述第四输入信号为第2时钟信号；当i为(n-1)时，上述第四输入信号为第3时钟信号；当i为n时，上述第四输入信号为第4时钟信号；其中，n为小于或等于(M+N+3)的正整数且为4的倍数。依据本专利技术的又一实施例，上述第二下拉单元包含第六电晶体。第六电晶体的闸极用以接收第五输入信号，第六电晶体的第一源汲极用以接收参考电位，且第六电晶体的第二源汲极耦接至第二节点。当i为(n-3)时，上述第五输入信号为第3时钟信号；当i为(n-2)时，上述第五输入信号为第4时钟信号；当i为(n-1)时，上述第五输入信号为第1时钟信号；当i为n时，上述第五输入信号为第2时钟信号；其中，n为小于或等于(M+N+3)的正整数且为4的倍数。依据本专利技术的又一实施例，上述闸极驱动电路还包含第1级至第N级第二移位寄存器和一个或多个第二虚拟移位寄存器。此些第1级至第N级第二移位寄存器用以分别产生且输出第1级至第N级第二扫描信号至显示面板的多个第二扫描线。此些第二虚拟移位寄存器用以在此些第二扫描信号产生之前分别产生且输出一个或多个第二虚拟扫描信号。此一个或多个第二虚拟扫描信号与此些第一扫描信号依序输出，此一个或多个第二虚拟扫描信号分别与此一个或多个第一虚拟扫描信号具有实质相同的时序，且此些第二扫描信本文档来自技高网...

【技术保护点】
一种闸极驱动电路，其用以驱动显示面板，其特征在于，所述闸极驱动电路包含：第1级至第N级第一移位寄存器，所述第1级至第N级第一移位寄存器用以分别产生且输出第1级至第N级第一扫描信号至所述显示面板的多个第一扫描线；以及一个或多个第一虚拟移位寄存器，其用以在所述多个第一扫描信号产生之前分别产生且输出一个或多个第一虚拟扫描信号；其中所述一个或多个第一虚拟扫描信号与所述多个第一扫描信号依序输出，且N为正整数。

【技术特征摘要】
1.一种闸极驱动电路，其用以驱动显示面板，其特征在于，所述闸极驱动电路包含：第1级至第N级第一移位寄存器，所述第1级至第N级第一移位寄存器用以分别产生且输出第1级至第N级第一扫描信号至所述显示面板的多个第一扫描线；以及一个或多个第一虚拟移位寄存器，其用以在所述多个第一扫描信号产生之前分别产生且输出一个或多个第一虚拟扫描信号；其中所述一个或多个第一虚拟扫描信号与所述多个第一扫描信号依序输出，且N为正整数。2.如权利要求1所述的闸极驱动电路，其特征在于，所述一个或多个第一虚拟移位寄存器为第1级至第M级第一虚拟移位寄存器，M为正整数且为2的倍数。3.如权利要求1所述的闸极驱动电路，其特征在于，所述一个或多个第一虚拟移位寄存器为第1级至第M级第一虚拟移位寄存器，M为大于或等于3的正整数。4.如权利要求2或3所述的闸极驱动电路，其特征在于，所述M等于4。5.如权利要求1所述的闸极驱动电路，其特征在于，所述一个或多个第一虚拟移位寄存器的第1级第一虚拟移位寄存器用以依据起始信号产生所述一个或多个第一虚拟扫描信号的第1级第一虚拟扫描信号。6.如权利要求1所述的闸极驱动电路，其特征在于，所述第1级第一移位寄存器用以依据所述一个或多个第一虚拟扫描信号的至少一个第一虚拟扫描信号产生所述第1级第一扫描信号。7.如权利要求1所述的闸极驱动电路，其特征在于，所述一个或多个第一虚拟扫描信号不输入至所述多个第一扫描线。8.如权利要求1所述的闸极驱动电路，其特征在于，所述多个第一虚拟移位寄存器中的第j级第一虚拟移位寄存器定义为第j级移位寄存器，所述多个第一虚拟扫描信号中的第j级第一虚拟扫描信号定义为第j级扫描信号，所述多个第一移位寄存器中的第k级第一移位寄存器定义为第(k+M)级移位寄存器，且所述多个第一扫描信号中的第k级第一扫描信号定义为第(k+M)级扫描信号，所述多个移位寄存器中的第i级移位寄存器包含：预充电单元，其用以接收第一输入信号和第二输入信号，且由第一节点输出控制信号；第一下拉单元，其耦接所述第一节点，且用以接收第三输入信号；输出单元，其用以接收第四输入信号和所述控制信号，且由第二节点输出所述多个扫描信号中的第i级扫描信号；以及第二下拉单元，其耦接所述第二节点，且用以接收第五输入信号；其中所述第i级移位寄存器的第四输入信号及第五输入信号分别为第1至第4时钟信号中的两个，j为小于或等于M的正整数，且k为小于或等于N的正整数。9.如权利要求8所述的闸极驱动电路，其特征在于，所述预充电单元包含：第一电晶体，其闸极和其第一源汲极用以接收所述第一输入信号，且其第二源汲极耦接至所述第一节点；以及第二电晶体，其闸极和其第一源汲极用以接收所述第二输入信号，且其第二源汲极耦接至所述第一节点。10.如权利要求9所述的闸极驱动电路，其特征在于：当i为1时，所述第一输入信号和所述第二输入信号为起始信号；当i为2时，所述第一输入信号为所述多个扫描信号中的第(i-1)级扫描信号，且所述第二输入信号为所述起始信号；当i为(n-1)时，所述第一输入信号为所述多个扫描信号中的第(i-1)级扫描信号，且所述第二输入信号为所述多个扫描信号中的第(i-2)级扫描信号；当i为n时，所述第一输入信号为所述多个扫描信号中的第(i-1)级扫描信号，且所述第二输入信号为所述多个扫描信号中的第(i-2)级扫描信号；当i为(n+1)时，所述第一输入信号为所述多个扫描信号中的第(i-1)级扫描信号，且所述第二输入信号为所述些扫描信号中的第(i-2)级扫描信号；当i为(n+2)时，所述第一输入信号为所述多个扫描信号中的第(i-1)级扫描信号，且所述第二输入信号为所述多个扫描信号中的第(i-2)级扫描信号；其中n为小于或等于(M+N+1)的正整数，且为4的倍数。11.如权利要求8所述的闸极驱动电路，其特征在于，所述第一下拉单元包含：第三电晶体，其闸极用以接收所述第三输入信号，其第一源汲极用以接收参考电位，且其第二源汲极耦接至所述第一节点；其中：当i为小于或等于(M+N-2)的正整数时，所述第三输入信号为所述多个扫描信号中的第(i+2)级扫描信号；当i为(M+N-1)或(M+N)时，所述第三输入信号为重置信号。12.如权利要求8所述的闸极驱动电路，其特征在于...

【专利技术属性】
技术研发人员：詹建廷，许佑端，陈柏毅，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：中国台湾,71