电平转换电路和应用电平转换电路的方法技术

本发明专利技术公开了一种电平转换电路，应用电平转换电路的方法，以及数据传输装置。其中，该电平转换电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管；导通结构，连接于第三晶体管与模拟电路电源AVSS之间，用于根据输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；占空比调节结构，连接于第四晶体管与模拟电路电源AVSS之间，用于根据输出端输出的信号将电平转换电路的占空比调节至预定占空比。通过本发明专利技术，解决了电平转换过程中高速和低功耗无法兼具的技术问题。

The method of level conversion circuit and application level conversion circuit

The invention discloses a level conversion circuit, a method for applying a level conversion circuit, and a data transmission device. Among them, the level conversion circuit includes a first transistor, a second transistor, the third transistor, the fourth transistor; conduction structure, connected between the third transistor and the analog circuit AVSS is used to control the circuit according to the reverse signal output end of the output signal of the first transistor, the third transistor AVSS is conducting; duty cycle adjustment the structure, connected between the fourth transistor and the analog circuit power supply for AVSS, the level conversion circuit of the duty ratio is adjusted to a predetermined duty cycle according to the output signal of the. Through the invention, the technical problem that the high speed and low power consumption can not be concurrently in the process of level conversion is solved.

【技术实现步骤摘要】
电平转换电路和应用电平转换电路的方法
本专利技术涉及电子
，具体而言，涉及一种电平转换电路，应用电平转换电路的方法，以及数据传输装置。
技术介绍
在新一代电子电路设计中，随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，不同的模块和IO接口所需要的电压不一样不能直接进行信号交换，所以设计出电平转换器，广泛的应用在不同电平模块之间。不同的模块对电平转换器要求不同，主要性能指标为速度和功耗。而常见的高速电平转换器需要的功耗大，而低功耗电平转换又不能很好的满足高速的需要。图1是根据相关技术的一种常用电平转换电路的示意图，如图1所示，其使用交叉耦合式(crosscoupled)结构，由于上边有锁存结构(latch)，所以每次输入端状态的变化都要有很大的驱动能力才能改变锁存结构(latch)的状态导致转换速度会较慢，不能用在超高速电路中。图2是根据相关技术的另一种常用电平转换电路的示意图，如图2所示，其使用电流镜式(currentmirror)结构，没有了锁存结构(latch)锁存输出端状态，所以输出端高低电平转换时不需要较强的驱动能力，可以达到速度快的目的，但是该结构导通时存在电源到地的通路，所以会产生较大静态功耗。针对上述电平转换过程中高速和低功耗无法兼具的技术问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术实施例提供了一种电平转换电路，应用电平转换电路的方法，以及数据传输装置，以至少解决电平转换过程中高速和低功耗无法兼并的技术问题。根据本专利技术实施例的一个方面，提供了一种电平转换电路，包括：第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；占空比调节结构，连接于所述第四晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比。可选的，所述导通结构包括：第五晶体管，包括源极、漏极及栅极，所述第五晶体管的漏极连接于所述第三晶体管的源极，所述第五晶体管的源极连接于所述AVSS；第一反相器，所述第一反相器的输入端连接于所述第二晶体管的漏极及第四晶体管的漏极，所述第一反相器的输出端连接于所述第五晶体管的栅极。可选的，所述占空比调节结构包括：第六晶体管，包括源极、漏极及栅极，所述第六晶体管的漏极连接于所述第四晶体管的源极，所述第六晶体管的源极连接于所述AVSS，所述第六晶体管的栅极连接于所述电平转换电路输出信号的输出端。可选的，所述电平转换电路还包括：第二反相器，所述第二反相器的输入端连接于所述第一反相器的输出端，所述第二反相器的输出端替代所述电平转换电路输出信号的输出端。可选的，所述电平转换电路还包括：第一屏蔽结构，连接于所述第三晶体管和所述AVSS之间，用于屏蔽所述第三晶体管与所述AVSS之间的通路的干扰。可选的，所述电平转换电路还包括：第二屏蔽结构，连接于所述第四晶体管和所述AVSS之间，用于屏蔽所述第四晶体管与所述AVSS之间的通路的干扰。可选的，所述第一屏蔽结构包括：第七晶体管，包括源极、漏极及栅极，所述第七晶体管的漏极连接于所述第三晶体管的源极，所述第七晶体管的源极连接于所述AVSS，所述第七晶体管的栅极为所述电平转换电路第三输入端，用于接收所述电平转换电路的所述第一输入信号。可选的，所述第二屏蔽结构包括：第八晶体管，包括源极、漏极及栅极，所述第八晶体管的漏极连接于所述第四晶体管的源极，所述第八晶体管的源极连接于所述AVSS，所述第八晶体管的栅极为所述电平转换电路第四输入端，用于接收所述电平转换电路的所述第二输入信号。可选的，所述电平转换电路第一晶体管、第二晶体管为P沟道场效应管PMOS管，所述第三晶体管、第四晶体管为N沟道场效应管NMOS管。根据本专利技术实施例的另一方面，还提供了一种以上任一项所述的电平转换电路的电平转换方法，包括：在所述第三晶体管的栅极输入待进行电平转换的第一输入信号；在所述第四晶体管的栅极输入待进行电平转换的所述第一输入信号的反向第二输入信号；在所述第二晶体管的漏极或所述第四晶体管的漏极输出电平转换后的输出信号，其中，所述AVDD为所述电平转换电路的电源电压。根据本专利技术的还一方面，提供了一种数据传输装置，所述数据传输装置包括上述任一项所述的电平转换电路。本专利技术通过提供一种优选的电路设计方法，采用增加导通结构、占空比调节结构、屏蔽结构等实现了在不影响占空比的情况下电平转换高速低功耗的目的，进而解决了电平转换过程中高速和低功耗无法兼具的技术问题。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据相关技术的一种常用电平转换电路的示意图；图2是根据相关技术的另一种常用电平转换电路的示意图；图3是根据本专利技术实施例的电平转换电路的示意图；图4是根据本专利技术实施例的电平转换电路导通结构36的示意图；图5是根据本专利技术实施例的电平转换电路占空比调节结构38的示意图；图6是根据本专利技术实施例的电平转换电路的优选结构示意图一；图7是根据本专利技术实施例的电平转换电路的优选结构示意图二；图8是根据本专利技术实施例的电平转换电路第一屏蔽结构72、第二屏蔽结构74的结构示意图；图9是根据本专利技术实施例的电平转换电路实现的在速度800MHz时的瞬态仿真示意图；图10是根据本专利技术实施例的电平转换方法的流程图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这本文档来自技高网...

【技术保护点】
一种电平转换电路，其特征在于，所述电平转换电路包括：第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对所述第一晶体管、所述第三晶体管到所述AVSS的电路是否导通进行控制；占空比调节结构，连接于所述第四晶体管与所述AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比。...

【技术特征摘要】
1.一种电平转换电路，其特征在于，所述电平转换电路包括：第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对所述第一晶体管、所述第三晶体管到所述AVSS的电路是否导通进行控制；占空比调节结构，连接于所述第四晶体管与所述AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比。2.根据权利要求1所述的电平转换电路，其特征在于，所述导通结构包括：第五晶体管，包括源极、漏极及栅极，所述第五晶体管的漏极连接于所述第三晶体管的源极，所述第五晶体管的源极连接于所述AVSS；第一反相器，所述第一反相器的输入端连接于所述第二晶体管的漏极及第四晶体管的漏极，所述第一反相器的输出端连接于所述第五晶体管的栅极。3.根据权利要求2所述的电平转换电路，其特征在于，所述占空比调节结构包括：第六晶体管，包括源极、漏极及栅极，所述第六晶体管的漏极连接于所述第四晶体管的源极，所述第六晶体管的源极连接于所述AVSS，所述第六晶体管的栅极连接于所述电平转换电路输出信号的输出端。4.根据权利要求2或3所述的电平转换电路，其特征在于，还...

【专利技术属性】
技术研发人员：纪书江，黄志正，巫朝发，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：北京,11