在牺牲核上经由包覆的晶体管鳍形成制造技术

公开了用于定制基于鳍的晶体管装置以提供范围广泛的沟道配置和/或材料系统，并且在相同集成电路管芯内的技术。根据一实施例，包覆并且随后去除牺牲鳍，由此留下包覆层作为一对独立的鳍。一旦牺牲鳍区域被适合的绝缘体回填，得到的结构便是绝缘体上鳍。通过使用此类核上包覆方案，新鳍能够以任何材料配置。得到的绝缘体上鳍例如在消除或以其它方式降低子沟道源极到漏极（或漏极到源极）泄露电流的同时对良好的栅极控制是有利的。另外，大幅降低了来自沟道到衬底的寄生电容。牺牲鳍能够被视为是核，并且能够例如使用原生于衬底的材料或允许低缺陷异类包覆材料组合的替换材料来实现。

The formation of a coated transistor fin on a sacrificial nucleus

A custom fin based transistor device is disclosed for providing a wide range of channel configurations and / or material systems, and in the same integrated circuit core technology. According to an example, the sacrificial fins are coated and subsequently removed, leaving the coating as a pair of independent fins. Once the fin area is backfilled by the suitable insulator, the structure is the upper fin of the insulator. The new fins can be configured with any material by using such an supranuclear coating scheme. The obtained insulator fins, for example, can eliminate or otherwise reduce the leakage current from the sub channel source to the drain (or drain to the source), and are favorable for good grid control. In addition, the parasitic capacitance from the channel to the substrate has been greatly reduced. The sacrificial fin can be regarded as a core and can be used, for example, by using materials that are originally grown on substrates or allowing replacement materials with combinations of low defect and heterogeneous materials.

【技术实现步骤摘要】
【国外来华专利技术】在牺牲核上经由包覆的晶体管鳍形成
技术介绍
鳍式FET（FinFET）是在半导体材料的薄带（通常称为鳍）周围建成的晶体管。晶体管包含标准场效应晶体管（FET）节点，包含栅极、栅极电介质、源极区域和漏极区域。装置的导电沟道位于栅极电介质下方的鳍的外侧上。具体而言，电流沿鳍的两个侧壁（垂直于衬底表面的侧面）/在鳍的两个侧壁内以及沿鳍的顶部（与衬底表面平行的侧面）流动。由于此类配置的导电沟道基本上位于沿鳍的三个不同外部平面区域，此类FinFET设计有时被称为三栅FinFET。其它类型的FinFET配置也是可用的，诸如所谓的双栅FinFET，其中导电沟道主要只位于沿鳍的两个侧壁（并且不沿鳍的顶部）。存在与基于鳍的晶体管关联的多个非无关紧要的性能问题。附图说明图1到11图示了根据本公开的一实施例，从形成基于鳍的晶体管的方法产生的各种中间集成电路结构的横截面侧视图。图12示出具有根据本公开的另一实施例配置的基于鳍的晶体管的集成电路结构的透视图。图13示出根据本公开的另一实施例，在栅极结构、源极和漏极形成并且以绝缘体材料封装后图12的集成电路结构的透视图。图14图示了通过根据本公开的一实施例配置的一个或本文档来自技高网...

【技术保护点】
一种集成电路装置，包括：衬底，具有从所述衬底伸出的多个被覆盖鳍和延伸到所述衬底的多个被覆盖凹陷中的至少一个，每个被覆盖鳍和/或凹陷由绝缘层覆盖；以及在每个被覆盖鳍和/或凹陷上方的鳍对，每个鳍对包括半导体材料并且从所述绝缘层伸出，其中所述绝缘层的厚度将每个鳍对与其下层被覆盖鳍或凹陷分开。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路装置，包括：衬底，具有从所述衬底伸出的多个被覆盖鳍和延伸到所述衬底的多个被覆盖凹陷中的至少一个，每个被覆盖鳍和/或凹陷由绝缘层覆盖；以及在每个被覆盖鳍和/或凹陷上方的鳍对，每个鳍对包括半导体材料并且从所述绝缘层伸出，其中所述绝缘层的厚度将每个鳍对与其下层被覆盖鳍或凹陷分开。2.如权利要求1所述的装置，其中所述被覆盖鳍包括由不同于所述衬底的材料在所述衬底上形成的替换鳍，并且其中所述替换鳍包括硅鳍、硅锗鳍、锗鳍和III-V材料鳍中的至少一个。3.如权利要求1所述的装置，其中所述被覆盖鳍包括由所述衬底形成的原生鳍。4.如权利要求1所述的装置，其中每个所述鳍对包含两个鳍，所述两个鳍分隔开大体上与所述下层被覆盖鳍或凹陷的所述宽度相同的距离。5.如权利要求1所述的装置，其中至少一些所述被覆盖鳍是硅鳍，并且在那些硅鳍上方的所述鳍对的所述半导体材料是硅锗。6.如权利要求1到5中的任一项所述的装置，其中至少一些所述被覆盖鳍是硅锗鳍，并且在那些硅锗鳍上方的所述鳍对的所述半导体材料是锗。7.如权利要求1到5中的任一项所述的装置，其中至少一些所述被覆盖鳍是砷化镓鳍，并且在那些砷化镓鳍上方的所述鳍对的所述半导体材料是砷化铟镓。8.如权利要求1到5中的任一项所述的装置，其中至少一些所述被覆盖鳍是磷化铟鳍，并且在那些磷化铟鳍上方的所述鳍对的所述半导体材料是砷化铟镓。9.如权利要求1到5中的任一项所述的装置，其中至少一些所述被覆盖鳍是锑化镓鳍，并且在那些锑化镓鳍上方的所述鳍对的所述半导体材料是锑化铟。10.如权利要求1到5中的任一项所述的装置，其中所述衬底是块体硅衬底，并且所述被覆盖鳍包括原生硅鳍，并且在那些原生硅鳍上方的所述鳍对的所述半导体材料是硅锗。11.如权利要求1到5中的任一项所述的装置，其中所述衬底是块体硅衬底，并且所述被覆盖鳍包括硅锗替换鳍，并且在那些硅锗替换鳍上方的所述鳍对的所述半导体材料是锗。12.如权利要求1到5中的任一项所述的装置，其中所述衬底是块体硅衬底，并且所述被覆盖鳍包括III-V材料替换鳍，并且在那些III-V材料替换鳍上方的所述鳍对的所述半导体材料是与所述替换鳍III-V材料不同的III-V材料。13.一种集成电路装置，包括：衬底，具有由浅沟槽隔离（STI）层覆盖的多个鳍；鳍对，在每个被覆盖鳍上方，每个鳍对包括半导体材料并且从所述STI层伸出，其中所述STI层的绝缘体材料的厚度将每个鳍对与其下层被覆盖鳍分开；晶体管沟道，在所述鳍对的每个鳍中形成；以及晶体管源极和晶体管漏极，在所述鳍对的每个鳍中形成。14.如权利要求13...

【专利技术属性】
技术研发人员：GA格拉斯，AS墨菲，DB奥伯廷，T加尼，JT卡瓦利罗斯，B朱龚，CS莫哈帕特拉，K詹布纳坦，G德维，W拉克马迪，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US