一种提升高压LED芯片发光效率的方法技术

本发明专利技术提供一种提升高压LED芯片发光效率的方法，包括步骤：一、生长SiO2形成CBL，光刻CBL获得第一指定图形；二、生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；三、光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°‑85°；四、生长绝缘层SiO2，去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；五、使用正性光刻胶在沟槽处填充，做出第五指定图形；六、使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。本发明专利技术的制备方法将ITO光刻和MESA光刻合并，将绝缘层和钝化层SiO2光刻合并，简化了流程；沟槽面积小，增加发光面积，提高芯片发光效率；干刻蚀工艺更容易控制、杜绝断线漏电隐患；电压降低，延长产品工作寿命。

A method for improving the luminescence efficiency of high voltage LED chips

The present invention provides a method to enhance the luminous efficiency of high pressure LED chip comprises the steps of: A, the growth of SiO2 to form CBL and CBL lithography won the first designated pattern; two, growth of ITO and Mesa lithography, corrosion of ITO after Mesa etching, lithography second specified graphics; three, lithography and etching third specified pattern etching groove angle control in 60 ~ 85 degrees; four, the growth of insulating layer SiO2, the removal of excess reserves at SiO2, SiO2 and bridge part of the light emitting surface, fourth specified figure; five, the use of positive photoresist filling in the trench, do fifth specified graphics; six, the use of negative photoresist sixth graphics and lithography specified PN electrode metal evaporation. The invention relates to a preparation method of ITO lithography and MESA lithography combined, the insulating layer and a passivation layer of SiO2 lithography combined process was simplified; the groove size, increasing luminous area, improve chip luminous efficiency; dry etching process is easier to control and prevent breakage leakage risks; low voltage drop, prolong the service life of products.

【技术实现步骤摘要】
一种提升高压LED芯片发光效率的方法
本专利技术涉及LED芯片制造领域，特别是涉及一种提升高压LED芯片发光效率的方法。
技术介绍
高压(HV)LED芯片是在LED芯片制备阶段将多颗芯片串联发光，减少下游封装厂焊线次数，提高其生产效率并节约成本，且封装体的可靠性随着焊线次数的减少有所提升。高压芯片要实现串联，必须将GaN分割成若干单元，将各单元之间做好绝缘，这是高压芯片和普通芯片最大的差异。如图1所示，为现有技术中高压芯片制备方法形成的沟槽部分侧视图，目前分割高压芯片采用的是光刻胶掩膜的干法刻蚀衬底1’上的GaN层2’(包括N型GaN层21’和位于其上的P型GaN层22’)的方法，为保证绝缘层3’以及金属层4’能很好的在刻蚀后的沟槽侧壁附着，侧壁一般需要做成小于45°的斜面，因此，刻蚀沟槽宽度一般会达到20-35μm。该工艺有如下问题：1、发光面损失较大，尤其是小芯片或多颗串联芯片上，沟槽面积占比大，发光面牺牲严重；2、该工艺制作的沟槽宽度与光刻工艺及干法刻蚀工艺稳定性均相关，所以其宽度往往会在较大范围内波动，这给高压芯片生产控制增加了难度；3、不同角度的沟槽斜面生长的绝缘层和金属层厚度均不同，角度越大厚度越薄，绝缘层过薄容易导致短路/漏电，而金属层过薄容易导致断路或者在使用过程中受热局部烧毁。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种提升高压LED芯片发光效率的方法，用于解决目前高压LED芯片制作工艺中沟槽面积占比大、发光面小、发光效率低、干刻蚀工艺控制难以及产品易短路断线的问题。为实现上述目的，本专利技术采用以下方案：一种提升高压LED芯片发光效率的方法，所述方法包括以下步骤：步骤一、CBL光刻：提供一外延片，外延片包括衬底层和衬底上的GaN层，在所述外延片表面生长SiO2形成CBL，光刻CBL获得第一指定图形；步骤二、ITO和Mesa光刻：生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°-85°；步骤四、绝缘和钝化层光刻：生长绝缘层SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；步骤五、沟槽填充：使用正性光刻胶在沟槽处填充，做出第五指定图形；步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。于本专利技术的一实施方式中，在所述步骤一中，所述SiO2的生长厚度控制在250nm-500nm之间。于本专利技术的一实施方式中，在所述步骤二中，通过蒸镀或溅射方式生长ITO，所述ITO的生长厚度控制在20-200nm之间。于本专利技术的一实施方式中，在所述步骤二中，使用ICP刻蚀ITO外延，刻蚀深度控制在1-2μm之间。于本专利技术的一实施方式中，在所述步骤三中，刻蚀掩膜为光刻胶或氧化硅。于本专利技术的一实施方式中，在所述步骤三中，刻蚀沟槽宽度控制在6-12μm之间。于本专利技术的一实施方式中，在所述步骤三中，将裸露的GaN层刻蚀至衬底。于本专利技术的一实施方式中，在所述步骤四中，生长绝缘层SiO2的厚度在80-500nm之间。于本专利技术的一实施方式中，在所述步骤六中，蒸镀PN电极金属的厚度在1-3μm之间，蒸镀后剥离掉多余的金属。于本专利技术的一实施方式中，在所述步骤一、步骤二、步骤三、步骤四和步骤六中均包含最后去除光刻胶并清洗外延片的步骤。如上所述，相对旧的技术路线，本专利技术的提升高压LED芯片发光效率的方法具有以下有益效果：1、沟槽面积占比小，增加发光面积，提高高压芯片发光效率；2、沟槽宽度稳定性高，干刻蚀工艺更容易控制、杜绝断线、漏电隐患；3、电压降低，延长产品工作寿命。附图说明图1为现有技术中高压芯片制备方法形成的沟槽部分侧视图。图2为本专利技术提升高压LED芯片发光效率的方法中CBL光刻后沟槽部分的侧视图。图3为本专利技术提升高压LED芯片发光效率的方法中CBL光刻后图形的俯视图。图4为本专利技术提升高压LED芯片发光效率的方法中ITO+Mesa光刻后沟槽部分侧视图。图5为本专利技术提升高压LED芯片发光效率的方法中ITO+Mesa光刻后图形的俯视图。图6为本专利技术提升高压LED芯片发光效率的方法中深刻蚀光刻后沟槽部分的侧视图。图7为本专利技术提升高压LED芯片发光效率的方法中深刻蚀光刻后图形的俯视图。图8为本专利技术提升高压LED芯片发光效率方法中绝缘+钝化层光刻后沟槽部分侧视图。图9为本专利技术提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后图形的俯视图。图10为本专利技术提升高压LED芯片发光效率的方法中沟槽填充后沟槽部分的侧视图。图11为本专利技术提升高压LED芯片发光效率的方法中沟槽填充后图形的俯视图。图12为本专利技术提升高压LED芯片发光效率的方法中PN金属光刻后沟槽部分的侧视图。图13为本专利技术提升高压LED芯片发光效率的方法中PN金属光刻后图形的俯视图。元件标号说明：1’衬底2’GaN层21’N型GaN层22’P型GaN层3’绝缘层4’金属层1衬底2GaN层21N型GaN层22P型GaN层3CBL4ITO5沟槽6绝缘层7正性光刻胶8PN电极金属A第一指定图形B第二指定图形C第三指定图形D第四指定图形E第五指定图形F第六指定图形具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图2-图13，其中，图2为本专利技术中CBL光刻后沟槽部分的侧视图，图3为本专利技术提升高压LED芯片发光效率的方法中CBL光刻后图形的俯视图，图4为本专利技术提升高压LED芯片发光效率的方法中ITO+Mesa光刻后沟槽部分的侧视图，图5为本专利技术提升高压LED芯片发光效率的方法中ITO+Mesa光刻后图形的俯视图，图6为本专利技术提升高压LED芯片发光效率的方法中深刻蚀光刻后沟槽部分的侧视图，图7为本专利技术提升高压LED芯片发光效率的方法中深刻蚀光刻后图形的俯视图，图8为本专利技术提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后沟槽部分侧视图，图9为本专利技术提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后图形的俯视图，图10为本专利技术提升高压LED芯片发光效率的方法中沟槽填充后沟槽部分的侧视图，图11为本专利技术提升高压LED芯片发光效率的方法中沟槽填充后图形的俯视图，图12为本专利技术提升高压LED芯片发光效率的方法中PN金属光刻后沟槽部分的侧视图，图13为本专利技术提升高压LED芯片发光效率的方法中PN金属光刻后图形的俯视图。本专利技术提供了一种高光效高压LED芯片的制造方法，其中，高光效高压LED芯片包括至少两颗串联的高光效高压LED芯片，以下的实施例和图2至图13中，均以本文档来自技高网...

【技术保护点】
一种提升高压LED芯片发光效率的方法，其特征在于，所述方法包括以下步骤：步骤一、CBL光刻：提供一外延片，外延片包括衬底层和衬底上的GaN层，在所述外延片表面生长SiO2形成CBL，光刻CBL获得第一指定图形；步骤二、ITO和Mesa光刻：生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°‑85°；步骤四、绝缘和钝化层光刻：生长绝缘层SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；步骤五、沟槽填充：使用正性光刻胶在沟槽处填充，做出第五指定图形；步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。

【技术特征摘要】
1.一种提升高压LED芯片发光效率的方法，其特征在于，所述方法包括以下步骤：步骤一、CBL光刻：提供一外延片，外延片包括衬底层和衬底上的GaN层，在所述外延片表面生长SiO2形成CBL，光刻CBL获得第一指定图形；步骤二、ITO和Mesa光刻：生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°-85°；步骤四、绝缘和钝化层光刻：生长绝缘层SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；步骤五、沟槽填充：使用正性光刻胶在沟槽处填充，做出第五指定图形；步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。2.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤一中，所述SiO2的生长厚度控制在250nm-500nm之间。3.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤二中，通过蒸镀或溅射方式生长ITO，所述ITO的生长厚度...

【专利技术属性】
技术研发人员：潘尧波，吴永军，刘亚柱，唐军，吕振兴，
申请(专利权)人：合肥彩虹蓝光科技有限公司，
类型：发明
国别省市：安徽,34