用于主机运行过程的故障处理方法及装置制造方法及图纸

本发明专利技术属于单片机技术领域，尤其涉及用于主机运行过程的故障处理方法及装置，包括：将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记；若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段；若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，或出现执行故障，则中断执行该运行过程并外发该逻辑阶段对应的所述异常标记，清除CMOS内存储的数据并重启，且具有基于统计和分析的板卡主动修复能力，方便了工程师修复程序的便捷性。

Fault treatment method and device used in the operation process of the host

The invention belongs to the technical field of SCM, especially for fault processing method and apparatus, operation process includes: the host process will run into multiple logical stages, and each stage is expected to set logical execution time and setting of abnormal marker should be for each logical stage of execution failure; if when the stage is executed and logic successful returns the results, the actual execution time of the logic stage is less than the expected execution time, clear the logic stage corresponding to the abnormal markers and execute the next logical step; if the actual execution time of the logic stage is equal to or greater than the expected execution time, or perform fault interrupt execution the operation process and the external logical stage corresponding to the abnormal markers, clear the CMOS stored in the data and restart, and is based on statistics And the analysis of the ability to repair the card initiative, facilitates the convenience of the engineer's repair program.

【技术实现步骤摘要】
用于主机运行过程的故障处理方法及装置
本专利技术属于单片机
，尤其涉及用于主机运行过程的故障处理方法及装置。
技术介绍
经统计在X86板卡的生命周期内，有百分之一的概率出现不显示、开机不停重启或死机等各类故障，当前处理这些故障的方法是通过手动短接板卡上的CLR_CMOS跳帽来解决。可以理解地，在短接CLR_CMOS跳帽后，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)内存储的出厂后写入的数据将会被清除，因而在重启板卡后一些板卡故障也会随之消除。然而由于当前清除CMOS的动作都是通过手动的方式来进行，因此需要进行很多手动操作步骤，例如：移除交流配适器、拆除板卡内部电池、短接CLR_CMOS跳帽等步骤，因此操作流程非常的繁琐。除此之外，当前的手动清除CMOS的操作无法对程序中的故障位置进行较为准确的定位，不利于后续对于程序的修复。由此可见，当前的用于主机运行过程的故障处理方法存在步骤繁琐，自动化程度低的问题。
技术实现思路
有鉴于此，本专利技术实施例提供了用于主机运行过程的故障处理方法及装置，以解决现有用于主机运行过程的故障处理方法存在的自动化程度低的问题。本专利技术实施例的第一方面提供了一种用于主机运行过程的故障处理方法，包括：将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记；若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段；若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，或出现执行故障，则中断执行该运行过程并外发该逻辑阶段对应的所述异常标记，清除CMOS内存储的数据并重启。本专利技术实施例的第二方面提供了一种用于主机运行过程的故障处理装置，包括：划分模块，用于将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记；第一执行模块，用于若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段；第二执行模块，用于若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，或出现执行故障，则中断执行该运行过程并外发该逻辑阶段对应的所述异常标记，清除CMOS内存储的数据并重启。本专利技术实施例的第三方面提供了一种用于主机运行过程的故障处理装置，包括：存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如第一方面所述方法的步骤。本专利技术实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如第一方面所述方法的步骤。本专利技术实施例与现有技术相比存在的有益效果是：通过将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间；依次执行各个逻辑阶段，若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于预期执行时间，则清除该逻辑阶段对应的预先设定的异常标记并执行下一逻辑阶段；若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，则中断执行该逻辑阶段并外发该逻辑阶段对应的预先设定的异常标记，清除CMOS内存储的数据并重启，以使主机可以在出现严重故障时，自行清除CMOS内存储的数据，并对故障出现的程序位置进行定位，提高了主机的自动修复能力，同时也提高了工程师修复程序的便捷性。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的用于主机运行过程的故障处理方法的实现流程图；图2是本专利技术实施例提供的用于主机运行过程的故障处理装置的结构框图；图3是本专利技术实施例提供的用于主机运行过程的故障处理装置的示意图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本专利技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。为了说明本专利技术所述的技术方案，下面通过具体实施例来进行说明。互补金属氧化物半导体存储器(ComplementaryMetalOxideSemiconductor，CMOS)是主机上的一块可读写的RAM芯片，被广泛应用于保存主机的硬件配置和操作人员设定的各类系统参数。一般情况下，当主机运行过程中遇到开机不停重启或死机等故障时，往往通过手动短接主机内的CLR_CMOS跳帽，以达到清除CMOS内存储的数据的目的，从而修复主机运行过程中发生的故障。本专利技术实施例提供的用于主机运行过程的故障处理方法主要是在运行过程出现故障后，通过自动清除CMOS内存储数据修复主机，此外还可以识别出发生故障的逻辑阶段，从而方便工程师分析和修复出现故障的逻辑阶段。图1示出了本专利技术实施例提供的用于主机运行过程的故障处理方法的实现流程，详述如下：在S101中，将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记。可选地，主机的运行过程可以分为多个逻辑阶段，例如：SEC阶段、PEI阶段、DXE阶段、BDS阶段以及TSL阶段，其中SEC阶段用于对系统进行安全认证、CPU自检、更新CPU代码、初始化CPUCache作为BIOS初始阶段的临时存储器和C程序临时堆栈；PEI阶段用于初始化内存控制器和内存，初始化基本芯片的基本功能；DXE阶段用于初始化硬件；BDS阶段用于选择合适的外部存储器以加载操作系统加载器；TSL阶段用于加载系统的程序，如板卡检测程序、收发邮件和即时通讯的程序等。可以理解地，对于运行过程中逻辑阶段的划分不仅仅限于上述的分类方法，可以根据具体项目的侧重点，将运行过程以不同的方式进行划分。在本专利技术实施例中，为各个逻辑阶段设定预期执行时间。每个逻辑阶段对应的预期执行时间是根据大量的实验获得的每个逻辑阶段正常运行的最大时间。可以理解地，预期执行时间可用于判断一个逻辑阶段是否出现无法正常运行的故障。在本专利技术实施例中，为各个逻辑阶段执行故障设定对应的异常标记。值得注意地，在本专利技术实施例中，异常标记为初始设定的，只有当逻辑阶段正常运行后，该逻辑阶段对应的异常标记才会被清除在S102中，若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段。在本专利技术实施例中，正常情况下，当一个逻辑阶段执行完毕会返回执行结果。在本专利技术实施例中，从一个逻辑阶段开始执行就计算该逻辑阶段的实际执行时间，如果当该逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于预期执行时间，则证明该逻辑阶段的执行过程没有遇到故障，符合设计本文档来自技高网...

【技术保护点】
一种用于主机运行过程的故障处理方法，其特征在于，包括：将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记；若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段；若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，或出现执行故障，则中断执行该运行过程并外发该逻辑阶段对应的所述异常标记，清除CMOS内存储的数据并重启。

【技术特征摘要】
1.一种用于主机运行过程的故障处理方法，其特征在于，包括：将运行过程分为多个逻辑阶段，并为各个逻辑阶段设定预期执行时间以及为各个逻辑阶段执行故障设定对应的异常标记；若当所述逻辑阶段执行完毕且成功返回执行结果时，该逻辑阶段的实际执行时间小于所述预期执行时间，则清除该逻辑阶段对应的所述异常标记并执行下一逻辑阶段；若所述逻辑阶段的实际执行时间等于或大于所述预期执行时间，或出现执行故障，则中断执行该运行过程并外发该逻辑阶段对应的所述异常标记，清除CMOS内存储的数据并重启。2.如权利要求1所述的用于主机运行过程的故障处理方法，其特征在于，在所述若所述逻辑阶段的实际执行时间达到所述预期执行时间，或出现执行错误，则中断执行该逻辑阶段并保留该逻辑阶段对应的所述异常标记之后，还包括：生成并保存辅助故障定位信息，所述辅助故障定位信息用于记录所述逻辑阶段内出现执行错误的位置。3.如权利要求1所述的用于主机运行过程的故障处理方法，其特征在于，还包括：根据所述异常标记，统计各个所述逻辑阶段出现异常的概率；若所述逻辑阶段出现异常的概率大于预设的概率阈值，则对所述逻辑阶段进行修复。4.如权利要求2所述的用于主机运行过程的故障处理方法，其特征在于所述异常标记以及所述辅助故障定位信息均存储于外部存储器内，所述外部存储器位于所述主机外部。5.如权利要求1所述的用于主机运行过程的故障处理方法，其特征在于，还包括：若清除CMOS内存储数据并重启后所述逻辑阶段对应的异常标记不能清除，则对所述主机的板卡进行...

【专利技术属性】
技术研发人员：汪旭，
申请(专利权)人：深圳市恒扬数据股份有限公司，
类型：发明
国别省市：广东,44