具有多模调制的增强虚拟GPIO制造技术

提供了一种多调制方案，其组合了脉宽调制调制和相位调制以将多个GPIO信号作为虚拟GPIO信号来传送。

Enhanced virtual GPIO with multimode modulation

A multi modulation scheme is provided, which combines the PWM modulation and phase modulation to transmit a plurality of GPIO signals as a virtual GPIO signal.

【技术实现步骤摘要】
【国外来华专利技术】具有多模调制的增强虚拟GPIOL·米什拉、R·韦斯特费尔特、M·普拉萨德和J·帕尼安相关申请的交叉引用本申请要求2016年4月12日提交的美国申请No.15/097,237的权益，该申请要求2015年4月14日提交的临时申请No.62/147,238的权益并进一步要求2015年9月25日提交的美国临时申请No.62/233,278的权益。
本申请涉及信令，尤其涉及组合了脉宽调制和相位调制的多调制数字信令方案。背景通用输入/输出(GPIO)使得集成电路设计者能够提供可以为特定应用定制的普适引脚。例如，取决于用户需要，GPIO引脚可以被编程为输出引脚或者输入引脚。GPIO主机或外围设备通常将控制可基于接口要求而变动的引脚群。由于GPIO引脚的可编程性，它们经常被包括在微处理器和微控制器应用中。例如，移动设备中的应用处理器可使用数个GPIO引脚来进行握手信令，诸如与调制解调器处理器的处理器间通信(IPC)。对于此类握手信令，若边带信号必须既被处理器传送又被其接收，那么该边带信号被视为是“对称”的。若有n个对称的边带信号需要被交换，那么每个处理器要求n*2个GPIO(一个GPIO传送给定信号并且一个GPIO接收该信号)。例如，调制解调器处理器与应用处理器之间的对称IPC接口可以包括五个信号，这转化成结果所得的IPC信令需要10个GPIO引脚。IPC通信需要如此之多的GPIO引脚增加了制造成本。此外，为IPC投入过多的GPIO限制了GPIO对其他系统级外围接口的可用性。该问题不能够通过将IPC通信移到处理器之间的主数据总线上来得到解决，因为如此就违反了特定角点条件。此外，已经开发了数种数字信令协议以支持在诸如移动设备之类的系统中的各集成电路之间的通信。这些信令协议在本文中被视作“数字”的，其中发射电路将其发射引脚驱动高至电源电压电平或将引脚接地以传送一位。此类数字信令协议的示例包括通用I/O(GPIO)和通用异步接收机发射机(UART)。例如，UART发射机在发射引脚上驱动数字信号，该数字信号是在UART接收机处的接收引脚上接收的。UART接收机使用过采样时钟来采样收到的信号，以确定收到的信号是二进制高还是二进制低。为了在这些数字信令协议中减小功耗，利用了各种无损数据压缩技术，诸如游程长度编码(RLE)。但是游程长度编码不能保证固定和可预测的吞吐量增强，因为压缩的程度取决于数据的随机性。若数据传送是完全随机的，则游程长度编码不提供益处。其他更为复杂的方案提供改进的吞吐量，但不与数字信令兼容。例如，使用正交相移键控(QPSK)方案具有两倍于常规数字信令的吞吐量，但要求使用两个独立的正弦副载波。相反，数字信号协议则简单得多，因为发射机仅需要在码元传输期间将其发射引脚驱动至电源电压和/或接地。类似地，数字信令接收机仅需要确定在过采样时钟的每次采样处接收的是高压信号还是低压信号。相应地，在本领域中存在对于能够容适众多输入/输出信号而不要求过多数目的引脚并且使用具有增加的吞吐量和减小的功耗的改进的数字信令协议的GPIO架构的需要。概述提供了一种用于在各自具有处理器的两个集成电路之间进行通信的混合虚拟GPIO架构。该架构被视为“混合”的，因为其容适GPIO信号和消息接发信号两者。如稍早所讨论的，常规GPIO系统中的GPIO信号专用于特定引脚。在对应GPIO引脚上接收到GPIO信号标识去往接收方处理器的信号。但是，如本文中所定义的消息接发信号是在专用接收引脚(诸如在串行外围接口(SPI)或进程间通信(IPC)接口中的专用接收引脚)上被接收的信号。各种消息接发信号可以由此在相同专用接收引脚上被接收。为了在消息接发信号之间进行区分，常规上消息接发信号包括包含地址的地址报头。接收方集成电路基于该地址将接收到的消息接发信号路由到恰适的寄存器。例如，一种类型的消息接发信号可涉及所安装的卡(诸如无线卡或GPS卡)的身份。此类消息接发信号将具有映射到恰适寄存器的地址，从而对应的消息内容可被相应地寄存。通过解读寄存器的结果所得的内容，接收方处理器可随后解读所安装的卡的身份。其他类型的消息接发信号可按类似方式被路由到接收方集成电路中的恰适寄存器。每个集成电路还包括用于使用GPIO信号发射集来与剩余的集成电路(或诸电路)通信的虚拟GPIO接口。该虚拟GPIO接口配置成以常规方式在GPIO引脚上向对方集成电路中的远程处理器传送该发射集的一部分。但是，该发射集的剩余部分不是在个别GPIO引脚上传送的。替代地，该GPIO信号发射集的剩余部分由混合虚拟GPIO有限状态机(FSM)串行化成至少一个帧并在专用发射引脚上传送。该混合虚拟GPIO有限状态机还配置成将这些消息接发信号串行化到该至少一个帧中或串行化为这些消息接发信号的(诸)专用帧。每个集成电路还包括与(诸)剩余集成电路中的过采样时钟不同步的过采样时钟。集成电路的混合虚拟FSM配置成响应于其过采样时钟的循环而传送和接收虚拟GPIO信号帧和/或消息接发信号帧。传送方混合虚拟FSM通过以下操作来传送要在其发射引脚上传送的帧中的每个位：使用过采样时钟来对该位进行过采样，以及在该发射引脚上向远程集成电路中的用于混合虚拟FSM的接收引脚传送结果所得的样本。接收方混合虚拟FSM使用其过采样时钟来对每个收到位进行采样，并如UART领域已知的那样基于结果所得的样本来解码这些位。结果所得的架构是相当有益的，因为仅使用单个发射引脚和单个接收引脚来同步结果所得的对虚拟GPIO信号和消息接发信号的传输并不需要外部时钟引脚。为了增强虚拟GPIO传送，每个混合虚拟GPIO(VGPIO)接口被进一步配置成使用经相位编码的经脉宽调制码元来传送和接收帧位。例如，假设码元具有两种可能的脉宽。在常规的脉宽调制方案中，这两种脉宽会标识一位。但是此外，该码元还具有至少两种可能的相位。在双相位实施例中，这些脉冲被对齐为要么使得它们的下降沿与位周期的结束对齐，要么使得它们的上升沿与位周期的开始对齐。这两种相位对齐由此代表另一位。给定该脉宽调制和相位调制二者的组合，结果所得的码元在本文中被记作“多调制”码元或字。这些字因其增加的吞吐量和减小的功耗之故，与二进制相位或脉宽调制方案相比是相当有利的。此外，这些优点在不脱离传统数字信令技术的情况下获得。涉及模拟正弦曲线复杂性(诸如QPSK中)由此被避免。所公开的混合虚拟GPIO架构有两种主要的实施例。在第一实施例中，在专用发射引脚上传送的每个帧包括报头，该报头标识该帧是包括虚拟GPIO信号的发射集还是包括消息接发信号的发射集。该报头还可以指示该帧将标识要在接收机侧上设置的虚拟GPIO帧长度或者指示所期望的虚拟GPIO帧长度的确收。帧大小由此是可变的并且由结果所得的流长度确定帧来确定。在第二实施例中，报头针对包括虚拟GPIO信号和消息接发信号二者的帧被扩展，从而经扩展的报头标识了虚拟GPIO信号和消息接发信号的位(bit)位置。该混合GPIO接口能够随后向接收处理器提供第二信号集，该第二信号集包括来自该远程处理器的第二GPIO信号和消息接发信号集。该混合虚拟GPIOFSM在各自由开始位和结束位划界的帧中传送虚拟GPIO信号和消息接发信号的发射集。接收方设备中的混合虚拟GPIOFSM由本文档来自技高网...

【技术保护点】
一种方法，包括：在GPIO接口处，接收GPIO信号的发射集；从所述GPIO接口，在GPIO引脚上传送所述GPIO信号的第一部分；从所述GPIO接口向有限状态机(FSM)提供所述GPIO信号的第二部分，其中所述GPIO信号的第二部分被安排成一系列位对；对于在所述FSM处接收到的每个位对：基于所述位对中的第一位，在至少两个脉宽之间选择以提供所选脉宽；基于所述位对中的第二位，在所选脉宽与码元周期的开始的上升沿对齐和所选脉宽与码元周期的结束的下降沿对齐之间进行选择，以提供所选边沿对齐；以及根据所选脉宽和所选边沿对齐在所述码元周期内在发射引脚上传送虚拟GPIO脉冲，所述虚拟GPIO脉冲在所述所选脉宽期间等于电源电压，而在所述所选脉宽外部等于接地。

【技术特征摘要】
【国外来华专利技术】2015.04.14 US 62/147,238;2015.09.25 US 62/233,278;1.一种方法，包括：在GPIO接口处，接收GPIO信号的发射集；从所述GPIO接口，在GPIO引脚上传送所述GPIO信号的第一部分；从所述GPIO接口向有限状态机(FSM)提供所述GPIO信号的第二部分，其中所述GPIO信号的第二部分被安排成一系列位对；对于在所述FSM处接收到的每个位对：基于所述位对中的第一位，在至少两个脉宽之间选择以提供所选脉宽；基于所述位对中的第二位，在所选脉宽与码元周期的开始的上升沿对齐和所选脉宽与码元周期的结束的下降沿对齐之间进行选择，以提供所选边沿对齐；以及根据所选脉宽和所选边沿对齐在所述码元周期内在发射引脚上传送虚拟GPIO脉冲，所述虚拟GPIO脉冲在所述所选脉宽期间等于电源电压，而在所述所选脉宽外部等于接地。2.如权利要求1所述的方法，其特征在于，所述至少两个脉宽包括等于所述码元周期的第一部分的第一脉宽，和等于所述码元周期的剩余的第二部分的第二脉宽。3.如权利要求2所述的方法，其特征在于，所述第一脉宽是所述码元周期的25％，而所述第二脉宽是所述码元周期的75％。4.如权利要求1所述的方法，其特征在于，进一步包括：将多个消息接发信号从处理器写入到对应的多个消息接发寄存器中；在所述FSM中，从所述对应的多个消息接发寄存器取回所述多个消息接发信号，其中所取回的所述多个消息接发信号被安排成消息接发位对；对于在所述FSM处接收到的每对消息接发位：基于所述消息接发位对中的第一位，在至少所述两个脉宽之间选择以提供所选脉宽；基于所述消息接发位对中的第二位，在所选脉宽与码元周期的开始的上升沿对齐和所选脉宽与所述码元周期的结束的下降沿对齐之间进行选择，以提供所选边沿对齐；以及根据所选脉宽和所选边沿对齐在所述码元周期内在发射引脚上传送消息接发信号脉冲，所述消息接发信号脉冲在所述所选脉宽期间等于电源电压，而在所述所选脉宽外部等于接地。5.如权利要求1所述的方法，其特征在于，所述虚拟GPIO脉冲在帧中传送，所述帧包括将所述帧标识为具有虚拟GPIO载荷的报头。6.如权利要求4所述的方法，其特征在于，所述消息接发信号脉冲在帧中传送，所述帧包括将所述帧标识为具有消息接发信号载荷的报头。7.如权利要求4所述的方法，其特征在于，进一步包括：在远程集成电路处在接收引脚上接收每个消息接发信号脉冲，所述消息接发信号脉冲具有在所述接收引脚处的抵达次序；将每个接收到的消息接发信号写到根据接收到的消息接发信号的抵达次序所选的对应接收消息接发寄存器。8.如权利要求7所述的方法，其特征在于，进一步包括：在所述远程集成电路中的处理器中，从所述对应接收消息接发寄存器取回所接收到的消息接发信号。9.如权利要求1所述的方法，其特征在于，进一步包括：在远程集成电路处的接收引脚上接收所述虚拟GPIO脉冲；以及响应于其脉宽以及响应于其是具有所述上升沿对齐还是所述下降沿对齐来解调每个接收到的虚拟GPIO脉冲，以从每个接收到的虚拟GPIO脉冲恢复所述GPIO信号位对。10.一种集成电路，包括：多个GPIO引脚；GPIO接口，其配置成在所述GPIO引脚上传送GPIO信号的发射集的第一部分；发射引脚；以及有限状态机(FSM)，其配置成从所述GPIO接口接收所述GPIO信号的发射集的第二部分，其中所述第二部分被安排成一系列位对，其中所述FSM进一步配置成针对每个位对形成虚拟GPIO码元，所述虚拟GPIO码元具有从对应于所述位对中的第一位的选择第一脉宽和第二脉宽中选择的脉宽，以及具有对应于所述位对中的第二位的相位调制，以及其中所述FSM进一步配置成在所述发射引脚上传送所述虚拟GPIO码元。11.如权利要求10所述的集成电路，其特征在...

【专利技术属性】
技术研发人员：L·J·米什拉，R·韦斯特费尔特，M·普拉萨德，J·帕尼安，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US