像素结构制造技术

本发明专利技术公开一种像素结构，其包括第一像素单元、第二像素单元及辅助线。每一像素单元包括第一薄膜电晶体、第二薄膜电晶体、第一像素电极、第二像素电极、第一导电层的第一导电线与第二导电线、第二导电层的第一电极线与第二电极线以及具有第一接触孔与第二接触孔的绝缘层。第一导电线与第一电极线藉由第一接触孔电性连接成第一数据线。第二导电线与第二电极线藉由第二接触孔电性连接成第二数据线。辅助线位于相邻的第一像素单元及第二像素单元之间。

【技术实现步骤摘要】
像素结构
本专利技术是有关于一种像素结构，且特别是有关于一种显示面板的像素结构。
技术介绍
近年来，显示面板除了追求高对比、广视角、高色彩饱和度之外，更朝向高解析度发展。为实现高解析度的显示面板，设计者需在有限的基板面积内置入多个像素单元。换言之，相邻像素单元之间的距离必需尽可能得缩短，以提升像素单元开口率。并且，相邻像素单元的多条数据线上的电场若被屏蔽或降低其影响，则可避免数据线与像素电极或数据线与共用线等其他电极之间的讯号互相干扰，进而避免各种不良的现象，例如：漏光等。
技术实现思路
本专利技术提供一种像素结构，易实现高解析度且性能佳的显示面板。本专利技术的像素结构包括第一像素单元、第二像素单元以及辅助线。第一像素单元及第二像素单元配置于基板上且彼此相邻。每一像素单元包括配置于基板上的第一薄膜电晶体及第二薄膜电晶体、分别与第一薄膜电晶体及第二薄膜电晶体电性连接的第一像素电极及第二像素电极、第一导电层、绝缘层以及第二导电层。第一导电层包括第一导电线、第二导电线以及闸极线。闸极线与第一薄膜电晶体及第二薄膜电晶体电性连接。第一像素电极及第二像素电极分别配置于闸极线的相对两侧。第一导电线及第二导电线彼此分离。第一导电线及第二导电线分别位于第一像素电极及第二像素电极的相对两侧。绝缘层位于第一导电层上，且具有彼此分离的第一接触孔与第二接触孔。第二导电层位于第一导电层上方。第二导电层包括彼此分离的第一电极线及第二电极线。第一电极线及第二电极线分别位于第一像素电极与第二像素电极的相对两侧。第一导电线与第一电极线藉由第一接触孔电性连接成第一数据线。第二导电线与第二电极线藉由第二接触孔电性连接成第二数据线。闸极线与第一数据线及第二数据线具有不同的延伸方向。辅助线配置于基板上且位于相邻的第一像素单元及第二像素单元之间。基于上述，本专利技术一实施例的像素结构利用位于相邻的第一像素单元与第二像素单元之间的辅助线能降低第一像素单元的第一数据线影响第二像素单元的程度，进而实现高解析度且性能佳的显示面板。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为本专利技术一实施例的像素结构的上视示意图。图2为图1的相邻两像素单元的上视示意图。图3为图2的像素电极层的上视示意图。图4为根据图2的剖线A-A’所绘的像素结构的剖面示意图。图5为本专利技术另一实施例的像素结构的上视示意图。图6为图5的相邻两像素单元的上视示意图。图7为根据图6的剖线B-B’所绘的像素结构的剖面示意图。图8为本专利技术又一实施例的像素结构的上视示意图。图9为图8的相邻两像素单元的上视示意图。图10为图9的像素电极层的上视示意图。图11为根据图10的剖线C-C’所绘的像素结构的剖面示意图。其中，附图标记1：基板10、10-3、10-4：像素单元10-1：第一像素单元10-2：第二像素单元100、100A、100B：像素结构112：第一导电线114：第二导电线120、140、160：绝缘层122：第一接触孔124：第二接触孔126：第三接触孔132：第一电极线132a：第一直线部132b：第一折线部134：第二电极线134a：第二直线部134b：第二折线部136：第一延伸部138：第二延伸部139：第三延伸部150：彩色滤光层150a：开口150R：第一颜色图案150G：第二颜色图案152：交界170：像素电极层172：第一像素电极172a、174a：连接部174：第二像素电极176：辅助线176a：第一线段176a-1：第一区段176a-2：第二区段176b：第二线段176b-1：第三区段176b-2：第四区段176c：第三线段180：遮光图案A-A’、B-B’、C-C’：剖线C1、C2、C3：宽度中心轴CL1：第一共用线CL2：第二共用线Cst-1：第一储存电容Cst-2：第二储存电容DL1：第一数据线DL2：第二数据线D1：第一汲极D2：第二汲极D3：第三汲极GL：闸极线G1：第一闸极G2：第二闸极G3：第三闸极M1：第一导电层M2：第二导电层S1：第一源极S2：第二源极S3：第三源极SE1：第一半导体图案SE2：第二半导体图案SE3：第三半导体图案T1：第一薄膜电晶体T2：第二薄膜电晶体T3：第三薄膜电晶体W1～W5：线宽x、y、z：方向具体实施方式下面结合附图和具体实施例对本专利技术技术方案进行详细的描述，以更进一步了解本专利技术的目的、方案及功效，但并非作为本专利技术所附权利要求保护范围的限制。图1为本专利技术一实施例的像素结构的上视示意图。图2为图1的相邻两像素单元的上视示意图。图3为图2的像素电极层的上视示意图。图4为根据图2的剖线A-A’所绘的像素结构的剖面示意图。请参照图1，像素结构100具有多个像素单元10。一般而言，像素结构100由阵列排列的多个像素单元10构成，本领域技术人员根据本说明书及图式应能了解本专利技术实施例所述的像素结构100(或称像素阵列)的整体架构。图1绘出4个像素单元10为示例，但本专利技术不限于此，像素结构100所具有的像素单元10的数量可视实际需求(例如：面板尺寸及解析度规格)而定。多个像素单元10配置于基板1(标示于图4)上。基板1用以承载像素单元10。在本实施例中，基板1可选择性地为透明基板，其材质例如是玻璃、石英、有机聚合物或其它可适用的材料。然而，本专利技术不限于此，在其他实施例中，基板1也可选择性地为不透光/反射基板，其材质例如是导电材料、晶圆、陶瓷或其它可适用的材料。请同时参照图2及图4，每一像素单元10包括配置于基板1上的第一薄膜电晶体T1及第二薄膜电晶体T2。第一薄膜电晶体T1包括第一闸极G1、第一半导体图案SE1、第一源极S1与第一汲极D1。绝缘层120(标示于图4)设置于第一闸极G1与第一半导体图案SE1之间。第一源极S1及第一汲极D1分别与第一半导体图案SE1的不同两区电性连接。第二薄膜电晶体T2包括第二闸极G2、第二半导体图案SE2、第二源极S2与第二汲极D2。绝缘层120设置于第二闸极G2与第二半导体图案SE2之间。第二源极S2及第二汲极D2分别与第二半导体图案SE2的不同两区电性连接。请参照图2，每一像素单元10还包括第一像素电极172及第二像素电极174，第一像素电极172及第二像素电极174分别与第一薄膜电晶体T1及第二薄膜电晶体T2电性连接。在本实施例中，第一像素电极172及第二像素电极174可由像素电极层170(标示于图4)所形成，但本专利技术不以此为限。在本实施例中，像素电极层170例如为透明导电层，其包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。然而，本专利技术不限于此，在其他实施例中，像素电极层170也可为不透明/反射导电层，其包括金属、其它适当材料或其组合。举例而言，在本实施例中，第一闸极G1与第二闸极G2可由第一导电层M1(标示于图4)所形成，第一源极S1、第一汲极D1、第二源极S2与第二汲极D2可由第二导电层M2(标示于图4)所形成，但本专利技术不以此为限。在本实施例中，基于导电性的考量，第一导电层M1与第二导电层M2可使用金属材料。然而，本专利技术不限于此，在其他实施例中，第一导电层M1与第二导电层M2也可使用其他导本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括：一第一像素单元及一第二像素单元，配置于一基板上且彼此相邻，每一该像素单元包括：一第一薄膜电晶体及一第二薄膜电晶体，配置于该基板上；一第一像素电极及一第二像素电极，分别与该第一薄膜电晶体及该第二薄膜电晶体电性连接；一第一导电层，包括：一闸极线，与第一薄膜电晶体及该第二薄膜电晶体电性连接，其中该第一像素电极及该第二像素电极分别配置于该闸极线的相对两侧；以及一第一导电线及一第二导电线，彼此分离，其中该第一导电线及该第二导电线分别位于该第一像素电极及该第二像素电极的相对两侧；以及一绝缘层，位于该第一导电层上，且具有彼此分离的一第一接触孔与一第二接触孔；以及一第二导电层，位于该第一导电层上方，该第二导电层包括：一第一电极线及一第二电极线，彼此分离，其中该第一电极线及该第二电极线分别位于该第一像素电极与该第二像素电极相对两侧，且该第一导电线与该第一电极线藉由该第一接触孔电性连接成一第一数据线，该第二导电线与该第二电极线藉由该第二接触孔电性连接成一第二数据线，该闸极线与该第一数据线及该第二数据线具有不同的延伸方向；以及一辅助线，配置于该基板上，位于相邻的该第一像素单元及该第二像素单元之间。...

【技术特征摘要】
2017.08.03 TW 1061261941.一种像素结构，其特征在于，包括：一第一像素单元及一第二像素单元，配置于一基板上且彼此相邻，每一该像素单元包括：一第一薄膜电晶体及一第二薄膜电晶体，配置于该基板上；一第一像素电极及一第二像素电极，分别与该第一薄膜电晶体及该第二薄膜电晶体电性连接；一第一导电层，包括：一闸极线，与第一薄膜电晶体及该第二薄膜电晶体电性连接，其中该第一像素电极及该第二像素电极分别配置于该闸极线的相对两侧；以及一第一导电线及一第二导电线，彼此分离，其中该第一导电线及该第二导电线分别位于该第一像素电极及该第二像素电极的相对两侧；以及一绝缘层，位于该第一导电层上，且具有彼此分离的一第一接触孔与一第二接触孔；以及一第二导电层，位于该第一导电层上方，该第二导电层包括：一第一电极线及一第二电极线，彼此分离，其中该第一电极线及该第二电极线分别位于该第一像素电极与该第二像素电极相对两侧，且该第一导电线与该第一电极线藉由该第一接触孔电性连接成一第一数据线，该第二导电线与该第二电极线藉由该第二接触孔电性连接成一第二数据线，该闸极线与该第一数据线及该第二数据线具有不同的延伸方向；以及一辅助线，配置于该基板上，位于相邻的该第一像素单元及该第二像素单元之间。2.如权利要求1所述的像素结构，其特征在于，每一该像素单元包括一第一子像素与一第二子像素，分别位于该闸极线的相对两侧，该第一子像素具有该第一电晶体与该第一像素电极，该第二像素具有该第二电晶体与该第二像素电极，其中该第一电极线与该第二导电线分别位于该第一像素电极的相对两侧，该第二电极线与该第一导电线分别位于该第二像素电极的相对两侧。3.如权利要求2所述的像素结构，其特征在于，该辅助线包括：一第一线段，该第一线段位于该第一像素单元的该第一导电线及该第二像素单元的该第二电极线之间；一第二线段，该第二线段位于该第一像素单元的该第一电极线及该第二像素单元的该第二导电线之间；以及一第三线段，电性连接于该第一线段与该第二线段之间，其中该第三线段的宽度中心轴位于该第一线段的宽度中心轴与该第二线段的宽度中心轴之间。4.如权利要求3所述的像素结构，其特征在于，该辅助线与该第一像素电极及该第二像素电极由同一膜层形成，且为透明导电材料。5.如权利要求3所述的像素结构，其特征在于，该第一线段具有一第一区段及一第二区段，该第一区段连接该第三线段，而该第一区段的线宽大于该第二区段的线宽。6.如权利要求4所述的像素结构，其特征在于，该第二线段具有一第三区段及一第四区段，该第三区段连接该第三线段，而该第三区段的线宽大于该第四区段的线宽。7.如权利要求1所述的像素结构，其特征在于，更包括：一遮光图案，与该闸极线重叠并具有相同的延伸方向，遮蔽该第一像素单元的该第一电极线与该第二像素单元的该第二电极线之间的区域，而不遮蔽该第一像素单元的该第一导电线与该第二像素单元的该第二电极线之间的区域以及该第一像素单元的该第一电极线与该第二像素单元的该第二导电线之间的区域。8.如权利要求3所述的像素结构，其特征在于，该第三线段具有一线宽小...

【专利技术属性】
技术研发人员：赵师章，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71