栅极驱动电路制造技术

本申请公开了一种移位寄存器单元电路，包括：编程模块和补偿模块，交替向所述移位寄存器的单元电路输出端提供扫描信号；其中所述编程模块被配置为在数个时钟信号和第一模式使能信号的控制下将第一时钟信号传输到所述单元电路输出端；所述补偿模块被配置为在第二模式使能信号和重置信号的控制下将第二时钟信号传输到所述单元电路输出端；其中所述第一时钟信号的频率高于所述第二时钟信号的频率。本申请还提供了包括这种单元电路的栅级驱动电路、显示器和基于这种单元电路产生栅极驱动信号的方法。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路、显示器及相关方法
本申请属于显示
，尤其涉及一种用于弥补像素电路阈值电压漂移的栅极驱动电路和显示设备。
技术介绍
现代平板显示技术的核心是薄膜晶体管(thinfilmtransistor,以下简称为TFT)有源阵列。有源矩阵有机发光显示(activematrixorganiclightemittingdiode,AMOLED)等新兴显示由于对比度高、显示效果更好，成为了平板显示技术的新趋势。TFT晶体管和OLED发光器件的退化对于AMOLED显示器有着重大的影响，因为OLED是电流型发光器件，发光器件以及TFT晶体管的阈值电压的漂移都会给发光效果带来很大影响。另外，AMOLED显示中的TFT晶体管相对于TFT-LCD中的仅作为开关器件的TFT晶体管来说工作时间要长的多，因此更容易发生退化。当前对TFT晶体管和OLED发光器件的退化做出补偿的方式包括，构建可以提取显示阵列中驱动TFT晶体管和/或OLED退化信息(例如TFT晶体管的阈值电压(VTH)、迁移率等)的像素电路，并利用像素电路的工作原理消除退化对发光效果所带来的影响。对TFT晶体管和OLED发光器件的退化做出补偿的方式还包括，例如提取出显示阵列中驱动TFT晶体管的阈值电压(VTH)、迁移率、OLED退化等信息，并将TFT晶体管和OLED的电学信息叠加到AMOLED驱动信号中。例如，AMOLED的栅极驱动电路可以产生出两种扫描时序，一种是为数据电压编程的扫描时序(P-scan)，第二种是为TFT晶体管和OLED电学特性进行补偿的扫描时序(C-scan)。这两种扫描信号的时序具有显著的差别。编程扫描信号的频率较高，一般平板显示近邻几行的编程扫描信号之间还具有一定量的交叠，用于提高像素电压的预充电能力。而补偿扫描时序的频率较低，一般平板显示近邻几行的补偿扫描信号之间不需要交叠，而且其上升下降时间的要求也较低。在采用上述栅极驱动电路的多模式扫描来弥补像素电路的阈值电压漂移问题时，需要两种信号相互地配合以避免“竞争”驱动。具体来说就是，在P-scan电路模块工作的时候，C-scan电路模块的输出晶体管应该关闭，而不应该为开启状态。否则对于栅极线Gn而言，可能出现当P-scan电路模块将要输出扫描脉冲高电压到Gn时，由于C-scan电路模块输出低压到Gn，这将造成输出扫描脉冲幅度的降低；或者也可能出现当P-scan电路模块将要低压到Gn时，由于C-scan电路模块输出补偿高压扫描到Gn，这将造成输出节点上串入高电平信号，并且GOA输出的逻辑混乱。反之亦然，在C-scan电路模块工作的时候，P-scan电路模块应该关闭。在TFT液晶显示器中，采用集成栅极驱动电路(Gate-driveronarray,GOA)可以实现窄边框。常规的集成到TFT-LCD上的GOA电路，一般仅集成P-scan到面板内,因为其结构比较简单。而用于补偿的电路结构较为复杂，同时要满足C-scan电路的集成，以及满足P-scan电路和C-scan电路的工作状态相互配合不冲突的要求。对于AMOLED显示来说，要达到窄边框的目的同样需要集成到面板的GOA电路。另外一个方面，由于AMOLED驱动技术的不成熟，GOA电路的实现有利于加速AMOLED面板产品的开发，减少AMOLED面板的开发时间长度，减少AMOLED面板设计对外部驱动IC开发的依赖程度，降低AMOLED面板的开发成本。因此，亟需开发新型的适用于AMOLED的GOA电路。
技术实现思路
针对当前技术中存在的问题，本申请提供了一种移位寄存器单元电路，包括编程模块和补偿模块，交替向所述移位寄存器的单元电路输出端提供扫描信号；其中所述编程模块被配置为在数个时钟信号和第一模式使能信号的控制下将第一时钟信号传输到所述单元电路输出端；所述补偿模块被配置为在第二模式使能信号和重置信号的控制下将第二时钟信号传输到所述单元电路输出端；其中所述第一时钟信号的频率高于所述第二时钟信号的频率。特别的，所述编程模块包括编程输入控制子模块，编程输出驱动子模块，以及编程下拉和维持子模块；其中所述编程输入控制子模块被配置为在第三时钟信号和所述第一模式使能信号的控制下将接收到的输入信号传输给所述编程输出驱动子模块；所述编程输出驱动子模块，耦合在所述第一时钟信号输入端和所述单元电路输出端之间，被配置为在所述编程输入存储模块的控制下将所述第一时钟信号传输到所述单元电路输出端；以及所述编程下拉和维持子模块被配置为在第四时钟信号和所述第一模式使能信号的控制下将所述单元电路输出端下拉并维持在低电平。特别的，所述补偿模块包括补偿输入控制子模块，补偿输出驱动子模块，以及补偿下拉和维持子模块；其中所述补偿输入控制子模块被配置为在所述输入信号和/或所述第二模式使能信号的控制下将所述输入信号或所述第二模式使能信号传输给所述补偿输出驱动子模块；所述补偿输出驱动子模块，耦合在所述第二时钟信号输入端和所述单元电路输出端之间，被配置为在所述补偿输入存储模块的控制下将所述第二时钟信号传输到所述单元电路输出端；以及所述补偿下拉和维持子模块被配置为在所述第二模式使能信号和所述重置信号的控制下将所述单元电路输出端下拉并维持在低电平。特别的，所述编程输入控制子模块包括第一晶体管，其第一极被配置为接收所述输入信号，其第三极被配置为接收所述第三时钟信号；第二晶体管，其第一极耦合到所述第一晶体管的第二极，其第三极被配置为接收所述第一模式使能信号，其源极耦合到所述编程输出驱动子模块；所述编程输出驱动子模块包括，第三晶体管，其第一极被配置为接收所述第一时钟信号，其第三极耦合到所述第二晶体管的源极，其第二极耦合到所述单元电路输出端；所述编程下拉和维持子模块包括，第四晶体管，其第一极耦合到所述单元电路输出端，其第三极被配置为接收第四时钟信号；第五晶体管，其第一极耦合到所述第四晶体管第二极，其第三极被配置为接收所述第一模式使能信号，其第二极耦合到低电平。特别的，所述补偿输出驱动子模块包括第六晶体管，其第一级被配置为接收第二时钟信号，其第三极耦合到所述补偿输入控制子模块，其第二极耦合到所述单元电路输出端；所述补偿下拉和维持子模块包括第七晶体管，其第一极耦合到所述第六晶体管的第二极，其第三极被配置为接收所述第二模式使能信号；第八晶体管，其第一极耦合到所述第七晶体管的第二极，其第三极被配置为接收所述重置信号，其第二极耦合到低电平。特别的，所述补偿下拉和维持子模块还包括第九晶体管，其第一级耦合到所述补偿输入控制子模块，其第三极被配置为接收所述控制信号，其第二极耦合到低电平。特别的，所述补偿输入控制子模块包括第十晶体管，其第一极和第三极被配置为接收所述输入信号；第十一晶体管，其第一极耦合到所述第十晶体管的第二极，其第三极被配置为接收所述第二模式使能信号，其第二极耦合至所述第六晶体管的第三极和所述补偿下拉和维持子模块；所述补偿下拉和维持子模块还包括第十二晶体管，其第一极耦合到所述第十一晶体管的第二极，其第三极被配置为接收所述第二模式使能信号，其第二极耦合到所述第九晶体管的第一极。特别的，所述补偿输入控制子模块包括第十三晶体管，其第一极被配置为接收所述第二模式使能信号，其第三极被配置为接收所本文档来自技高网...

【技术保护点】
一种移位寄存器单元电路，包括：编程模块和补偿模块，交替向所述移位寄存器的单元电路输出端提供扫描信号；其中所述编程模块被配置为在数个时钟信号和第一模式使能信号的控制下将第一时钟信号传输到所述单元电路输出端；所述补偿模块被配置为在第二模式使能信号和重置信号的控制下将第二时钟信号传输到所述单元电路输出端；其中所述第一时钟信号的频率高于所述第二时钟信号的频率。

【技术特征摘要】
1.一种移位寄存器单元电路，包括：编程模块和补偿模块，交替向所述移位寄存器的单元电路输出端提供扫描信号；其中所述编程模块被配置为在数个时钟信号和第一模式使能信号的控制下将第一时钟信号传输到所述单元电路输出端；所述补偿模块被配置为在第二模式使能信号和重置信号的控制下将第二时钟信号传输到所述单元电路输出端；其中所述第一时钟信号的频率高于所述第二时钟信号的频率。2.如权利要求1所述的移位寄存器单元电路，其中所述编程模块包括编程输入控制子模块，编程输出驱动子模块，以及编程下拉和维持子模块；其中所述编程输入控制子模块被配置为在第三时钟信号和所述第一模式使能信号的控制下将接收到的输入信号传输给所述编程输出驱动子模块；所述编程输出驱动子模块，耦合在所述第一时钟信号输入端和所述单元电路输出端之间，被配置为在所述编程输入存储模块的控制下将所述第一时钟信号传输到所述单元电路输出端；以及所述编程下拉和维持子模块被配置为在第四时钟信号和所述第一模式使能信号的控制下将所述单元电路输出端下拉并维持在低电平。3.如权利要求1所述的移位寄存器单元电路，其中所述补偿模块包括补偿输入控制子模块，补偿输出驱动子模块，以及补偿下拉和维持子模块；其中所述补偿输入控制子模块被配置为在所述输入信号和/或所述第二模式使能信号的控制下将所述输入信号或所述第二模式使能信号传输给所述补偿输出驱动子模块；所述补偿输出驱动子模块，耦合在所述第二时钟信号输入端和所述单元电路输出端之间，被配置为在所述补偿输入存储模块的控制下将所述第二时钟信号传输到所述单元电路输出端；以及所述补偿下拉和维持子模块被配置为在所述第二模式使能信号和所述重置信号的控制下将所述单元电路输出端下拉并维持在低电平。4.如权利要求2所述的移位寄存器单元电路，其中所述编程输入控制子模块包括，第一晶体管，其第一极被配置为接收所述输入信号，其第三极被配置为接收所述第三时钟信号；第二晶体管，其第一极耦合到所述第一晶体管的第二极，其第三极被配置为接收所述第一模式使能信号，其源极耦合到所述编程输出驱动子模块；所述编程输出驱动子模块包括，第三晶体管，其第一极被配置为接收所述第一时钟信号，其第三极耦合到所述第二晶体管的源极，其第二极耦合到所述单元电路输出端；所述编程下拉和维持子模块包括，第四晶体管，其第一极耦合到所述单元电路输出端，其第三极被配置为接收第四时钟信号；第五晶体管，其第一极耦合到所述第四晶体管第二极，其第三极被配置为接收所述第一模式使能信号，其第二极耦合到低电平。5.如权利要求3或4所述的移位寄存器单元电路，其中所述补偿输出驱动子模块包括第六晶体管，其第一级被配置为接收第二时钟信号，其第三极耦合到所述补偿输入控制子模块，其第二极耦合到所述单元电路输出端；所述补偿下拉和维持子模块包括第七晶体管，其第一极耦合到所述第六晶体管的第二极，其第三极被配置为接收所述第二模式使能信号；第八晶体管，其第一极耦合到所述第七晶体管的第二极，其第三极被配置为接收所述重置信号，其第二极耦合到低电平。6...

【专利技术属性】
技术研发人员：张盛东，廖聪维，马一华，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东,44