移位寄存器单元、栅极驱动电路、显示装置及驱动方法制造方法及图纸

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括数据寄存电路和数据输出电路。数据寄存电路配置为将输入信号寄存在第一节点，且第一节点可以响应于第一时钟信号和第二时钟信号而进行复位；数据输出电路配置为响应于第一时钟信号将第一节点寄存的输入信号输出至输出端。该移位寄存器单元可以实现自行复位功能。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路、显示装置及驱动方法
本公开的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。
技术介绍
在显示
，例如液晶显示的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过贴附的集成驱动电路实现。近几年随着非晶硅薄膜工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(GatedriverOnArray)来对栅线进行驱动。例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号，从而控制多行栅线依序打开，并由数据线向像素阵列中对应行的像素单元提供数据信号，以形成显示图像的各灰阶所需要的灰度电压，进而显示每一帧图像。
技术实现思路
本公开至少一实施例提供一种移位寄存器单元，包括数据寄存电路和数据输出电路。所述数据寄存电路配置为将输入信号寄存在第一节点，且所述第一节点可以响应于第一时钟信号和第二时钟信号而进行复位；所述数据输出电路配置为响应于所述第一时钟信号将所述第一节点寄存的所述输入信号输出至输出端。例如，在本公开一实施例提供的移位寄存器单元中，所述数据寄存电路和所述第一电本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括：数据寄存电路和数据输出电路；其中，所述数据寄存电路配置为将输入信号寄存在第一节点，且所述第一节点可以响应于第一时钟信号和第二时钟信号而进行复位；所述数据输出电路配置为响应于所述第一时钟信号将所述第一节点寄存的所述输入信号输出至输出端。

【技术特征摘要】
1.一种移位寄存器单元，包括：数据寄存电路和数据输出电路；其中，所述数据寄存电路配置为将输入信号寄存在第一节点，且所述第一节点可以响应于第一时钟信号和第二时钟信号而进行复位；所述数据输出电路配置为响应于所述第一时钟信号将所述第一节点寄存的所述输入信号输出至输出端。2.根据权利要求1所述的移位寄存器单元，其中，所述数据寄存电路和所述第一电压端、第二电压端、第一时钟信号端、第二时钟信号端、所述第一节点以及第二节点连接；所述数据输出电路和所述第一电压端、所述第二电压端、所述第一时钟信号端以及所述第一节点连接。3.根据权利要求2所述的移位寄存器单元，其中，所述数据寄存电路包括第一寄存电路和第二寄存电路，其中，所述第一寄存电路和所述第一电压端、所述第二电压端、所述第一时钟信号端、所述第二时钟信号端、所述第二节点以及第三节点连接，且配置为将所述输入信号反相传输至所述第三节点并寄存在所述第三节点；所述第二寄存电路和所述第一电压端、所述第二电压端、所述第一节点以及所述第三节点连接，且配置为将所述第三节点的电位反相传输至所述第一节点并寄存在所述第一节点。4.根据权利要求2所述的移位寄存器单元，其中，所述数据输出电路包括逻辑与非电路和第一反相电路，其中，所述逻辑与非电路和所述第一电压端、所述第二电压端、所述第一时钟信号端、所述第一节点以及第四节点连接，且配置为在所述第一时钟信号端输入高电平时，将所述第一节点的寄存的所述输入信号反相输出至所述第一反相电路；所述第一反相电路和所述第一电压端、所述第二电压端以及所述第四节点连接，且配置为将所述逻辑与非电路输出的信号反相输出至所述输出端。5.根据权利要求2所述的移位寄存器单元，还包括数据输入电路，其中，所述数据输入电路和输入端、所述第一电压端、所述第二电压端以及所述第二节点连接，且配置为将所述输入信号输入至所述数据寄存电路。6.根据权利要求5所述的移位寄存器单元，其中，所述数据输入电路包括：第一晶体管，其栅极配置为和所述第一电压端连接以接收第一电压，第一极配置为和所述输入端连接以接收所述输入信号，第二极配置为和所述第二节点连接；第二晶体管，其栅极配置为和所述第二电压端连接以接收第二电压，第一极配置为和所述输入端连接以接收所述输入信号，第二极配置为和所述第二节点连接；所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管。7.根据权利要求3所述的移位寄存器单元，其中，所述第一寄存电路包括：第三晶体管，其栅极配置为和所述第一时钟信号端连接以接收所述第一时钟信号，第一极配置为和所述第一电压端连接以接收第一电压；第四晶体管，其栅极配置为和所述第二节点连接，第一极配置为和所述第三晶体管的第二极连接，第二极配置为和所述第三节点连接；第五晶体管，其栅极配置为和所述第二节点连接，第一极配置为和所述第四晶体管的第二极连接；第六晶体管，其栅极配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第一极配置为和所述第五晶体管的第二极连接，第二极配置为和所述第二电压端连接以接收第二电压；第一存储电容，其第一极配置为和所述第三节点连接，第二极配置为和所述第二电压端连接以接收第二电压；其中，所述第三晶体管和所述第四晶体管为P型晶体管，所述第五晶体管和所述第六晶体管为N型晶体管。8.根据权利要求3所述的移位寄存器单元，其中，所述第二寄存电路包括：第七晶体管，其栅极配置为和所述第三节点连接，第一极配置为和所述第一电压端连接以接收第一电压，第二极配置为和所述第一节点连接；第八晶体管，其栅极配置为和所述第三节点连接，第一极配置为和所述第一节点连接，第二极配置为和所述第二电压端连接以接收第二电压；第二存储电容，其第一极配置为和所述第一节点连接，第二极配置为和所述第二电压端连接以接收第二电压；其中，所述第七晶体管为...

【专利技术属性】
技术研发人员：陈怡敏，邵贤杰，孙丽，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34