用于飞行模拟仿真测试的处理单元系统技术方案

本发明专利技术公开了用于飞行模拟仿真测试的处理单元系统，本发明专利技术通过下述技术方案实现：包括嵌入式计算机、ADC模块、DAC模块、高速数字信号处理模块相互间进行数据传输，所述ADC模块采集数据后通过FMC接口传输信号至FPGA，将数据进行处理后通过FPGA的FMC接口传输给DAC模块进行回放，并且通过PCI‑E高速总线传输给嵌入式计算机。所述高速数字信号处理模块采用DSP+FPGA构架，并通过FMC采集和回放数据。所述高速数字信号处理模块内还设置有JTAG仿真调试模块，JTAG仿真调试模块通过FPGA与DSP的信号线传输至嵌入式计算机内。所述嵌入式计算机上还设置有扩展槽。所述数据传输总线还能为VPX总线。

【技术实现步骤摘要】
用于飞行模拟仿真测试的处理单元系统
本专利技术涉及一种处理单元系统，具体涉及用于飞行模拟仿真测试的处理单元系统。
技术介绍
根据多普勒雷达仿真系统信号处理单元需求，信号处理单元由能够对中频信号进行调制，能够生成多普勒中频频谱信号，送往上变频器。可对调制后的多普勒中频频谱信号进行回访延时控制(模拟飞行距离对回波信号的影响)。根据信号处理需求，信号处理单元方案采用如下模式实现信号处理流程，采样后的数据通过FMC接口传输给信号处理母板FPGA，采用FPGA+DSP的方式实现信号分析处理。
技术实现思路
本专利技术所要解决的技术问题是能够通过处理单元进行飞行模拟信号的处理和回放，目的在于提供用于飞行模拟仿真测试的处理单元系统，解决上述的问题。本专利技术通过下述技术方案实现：包括嵌入式计算机、ADC模块、DAC模块、高速数字信号处理模块相互间进行数据传输，所述ADC模块采集数据后通过FMC接口传输信号至FPGA，将数据进行处理后通过FPGA的FMC接口传输给DAC模块进行回放，并且通过PCI-E高速总线传输给嵌入式计算机。进一步地，所述高速数字信号处理模块采用DSP+FPGA构架，并通过FMC采集本文档来自技高网...

【技术保护点】
用于飞行模拟仿真测试的处理单元系统，其特征在于，包括嵌入式计算机、ADC模块、DAC模块、高速数字信号处理模块相互间进行数据传输，所述ADC模块采集数据后通过FMC接口传输信号至FPGA，将数据进行处理后通过FPGA的FMC接口传输给DAC模块进行回放，并且通过PCI‑E高速总线传输给嵌入式计算机。

【技术特征摘要】
1.用于飞行模拟仿真测试的处理单元系统，其特征在于，包括嵌入式计算机、ADC模块、DAC模块、高速数字信号处理模块相互间进行数据传输，所述ADC模块采集数据后通过FMC接口传输信号至FPGA，将数据进行处理后通过FPGA的FMC接口传输给DAC模块进行回放，并且通过PCI-E高速总线传输给嵌入式计算机。2.根据权利要求1所述的用于飞行模拟仿真测试的处理单元系统，其特征在于，所述高速数字信号处理模块采用DSP+FPGA构架，并通过...

【专利技术属性】
技术研发人员：荣彬杰，夏思宇，吴东，
申请(专利权)人：成都普诺科技有限公司，
类型：发明
国别省市：四川,51