一种具有单向迟滞性的施密特触发器制造技术

本实用新型专利技术涉及一种具有单向迟滞性的施密特触发器，包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和第三PMOS管：所述第一PMOS管和第一NMOS管决定的输入电压值为所述施密特触发器的高电平的阈值电压；由所述第一PMOS管、第一NMOS管和第二PMOS管决定所述施密特触发器的低电平的阈值电压，即施密特触发器的迟滞电压；第二NMOS管和第三PMOS管组成反相器用以减小寄生电容加快反向迟滞的特性。本实用新型专利技术具有单向迟滞性的施密特触发器参数简单，所用管子数量少，占用的面积小。

A Schmidt trigger with unidirectional hysteresis

The utility model relates to a one-way hysteresis Schmidt trigger, including the first PMOS pipe, NMOS pipe, the first second PMOS tube, second NMOS tube and PMOS tube third: the input voltage of the first PMOS tube and NMOS tube first determines the value of high threshold voltage level for the electric trigger by Schmidt; the first PMOS tube, NMOS tube and PMOS tube second first determines the Schmidt trigger low threshold voltage, namely Schmidt trigger hysteresis voltage; second NMOS and third PMOS tube tube inverter characteristics to reduce parasitic capacitance accelerate reverse hysteresis. The Schmidt flip-flop with one-way hysteresis is simple, the number of pipes used is small, and the area occupied is small.

【技术实现步骤摘要】
一种具有单向迟滞性的施密特触发器
本技术属于集成电路的触发器
，涉及一种触发器，尤其是一种具有单向迟滞性的施密特触发器。
技术介绍
在集成电路设计中，面积直接关系到成本的高低，设计的管子少就会使得面积减小，成本降低。如图1所示，是现有技术中的施密特触发器，有三个PMOS管和三个NMOS管总共6个管子组成；PMOS管11和PMOS管12、NMOS管14和NMOS管15决定的输入IN电压的中间值；NMOS管16的宽长比的增大使高电平的阈值电压增大；PMOS管13的宽长比的减小使低电平的阈值电压减小。该施密特触发器的缺点是管子参数与阈值电压关系复杂，双向迟滞特性难于设计与控制，并且所用管子数目较多；因此根据电路的实际需求可以设计更为简洁，易于设计和控制的具有单向迟滞性的施密特触发器。
技术实现思路
本技术的目的在于克服上述现有技术的缺点，提供一种具有单向迟滞性的施密特触发器，其参数简单，所用管子数量少，能够减小寄生电容加快反向迟滞的特性。本技术的目的是通过以下技术方案来解决的：这种具有单向迟滞性的施密特触发器，其特征在于，包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和第三PMOS管：所述第一PMOS管和第一NMOS管决定的输入电压值为所述施密特触发器的高电平的阈值电压；由所述第一PMOS管、第一NMOS管和第二PMOS管决定所述施密特触发器的低电平的阈值电压，即所述施密特触发器的迟滞电压；所述第二NMOS管和第三PMOS管组成反相器用以减小寄生电容加快反向迟滞的特性。进一步的，上述第一PMOS管的栅极和第一NMOS管的栅极连接后接输入IN；第一PMOS管的源极接电源VDD；第一PMOS管的漏极接第一NMOS管的漏极后接到所述施密特触发器的OUT；所述第一NMOS管源极接地。进一步，上述第二PMOS管的漏极接所述施密特触发器的OUT，第二PMOS管的源极接VDD，第二PMOS管的栅极同时接到第二NMOS管和第三PMOS管的漏极。上述第二NMOS管和第三PMOS管的栅极连接后接到所述施密特触发器的OUT。上述第二NMOS管的源极接VDD。上述第三PMOS管的源极接地。本技术具有以下有益效果：本技术具有单向迟滞性的施密特触发器参数简单，所用管子数量少，占用的面积小；所述第二NMOS管和所述第三PMOS管组成的反相器使用尺寸最小，以减小寄生电容加快反向迟滞的特性。附图说明图1为现有技术中的施密特触发器电路图；图2为本技术的施密特触发器的电路图。具体实施方式下面结合附图对本技术做进一步详细描述：参见图2：本技术具有单向迟滞性的施密特触发器：包括第一PMOS管21、第一NMOS管22、第二PMOS管23、第二NMOS管24和第三PMOS管25：各管之间的连接关系如下：第一PMOS管21的栅极和第一NMOS管22的栅极连接后接输入IN；第一PMOS管21的源极接电源VDD；第一PMOS管21的漏极接第一NMOS管22的漏极后接到所述施密特触发器的OUT；所述第一NMOS管22源极接地。第二PMOS管23的漏极接接本技术的施密特触发器的OUT，第二PMOS管23的源极接VDD，第二PMOS管23的栅极同时接到第二NMOS管24和第三PMOS管25的漏极。第二NMOS管24和第三PMOS管25的栅极连接后接到所述施密特触发器的OUT。所述第二NMOS管24的源极接VDD。所述第三PMOS管25的源极接地。本技术的第一PMOS管21和第一NMOS管22决定的输入电压值为本技术的施密特触发器的高电平的阈值电压；由第一PMOS管21、第一NMOS管22和第二PMOS管23决定施密特触发器的低电平的阈值电压，即施密特触发器的迟滞电压；第二NMOS管24和第三PMOS管25组成反相器用以减小寄生电容加快反向迟滞的特性。本文档来自技高网...

【技术保护点】
一种具有单向迟滞性的施密特触发器，其特征在于，包括第一PMOS管(21)、第一NMOS管(22)、第二PMOS管(23)、第二NMOS管(24)和第三PMOS管(25)：所述第一PMOS管(21)和第一NMOS管(22)决定的输入电压值为所述施密特触发器的高电平的阈值电压；由所述第一PMOS管(21)、第一NMOS管(22)和第二PMOS管(23)决定所述施密特触发器的低电平的阈值电压，即所述施密特触发器的迟滞电压；所述第二NMOS管(24)和第三PMOS管(25)组成反相器用以减小寄生电容加快反向迟滞的特性。

【技术特征摘要】
1.一种具有单向迟滞性的施密特触发器，其特征在于，包括第一PMOS管(21)、第一NMOS管(22)、第二PMOS管(23)、第二NMOS管(24)和第三PMOS管(25)：所述第一PMOS管(21)和第一NMOS管(22)决定的输入电压值为所述施密特触发器的高电平的阈值电压；由所述第一PMOS管(21)、第一NMOS管(22)和第二PMOS管(23)决定所述施密特触发器的低电平的阈值电压，即所述施密特触发器的迟滞电压；所述第二NMOS管(24)和第三PMOS管(25)组成反相器用以减小寄生电容加快反向迟滞的特性。2.根据权利要求1所述的具有单向迟滞性的施密特触发器，其特征在于，所述第一PMOS管(21)的栅极和第一NMOS管(22)的栅极连接后接输入IN；第一PMOS管(21)的源极接电源VDD；第一PMOS管(21...

【专利技术属性】
技术研发人员：杜言武，赵如月，邓超，代国定，
申请(专利权)人：西安电子科技大学，
类型：新型
国别省市：陕西,61