一种防止反向漏电的端口保护电路制造技术

本实用新型专利技术公开了一种防止反向漏电的端口保护电路，包括:电阻、电源、第一反相器、第二反相器、或非门、第一PMOS管，第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；本实用新型专利技术提供一种防止反向漏电的端口保护电路；本保护电路在输出端电压低于0V时有效防止电流从地反向流出输出端口，同时在输出端电压高于电源VDD时阻止大电流损坏芯片；保证了芯片的使用寿命。

A port protection circuit for preventing reverse leakage

The utility model discloses a port protection circuit to prevent, reverse leakage resistance, including power supply, the first and second inverters, or not, the first second PMOS pipe, PMOS pipe, NMOS pipe, the first second NMOS tube, third NMOS tube, fourth NMOS tube, fifth NMOS tube, sixth NMOS tube; the utility model provides a port to prevent reverse leakage protection circuit; the protection circuit at the output voltage is lower than 0V to prevent the current from the output port to reverse out, to prevent damage to the chip at the same time higher than that of VDD in high current power supply output voltage; ensure the service life of the chip.

【技术实现步骤摘要】
一种防止反向漏电的端口保护电路
涉及集成电路领域，特别是一种端口保护电路。
技术介绍
传统集成电路的输出端口如图2所示，正常工作时，PMOS管和NMOS管受到信号DI的控制以驱动外界负载，输出端口A、B的电压应介于电源电压VDD和0V之间。但在实际条件中，输出端口可能出现高于芯片电源电压VDD或者低于0V的情况，从而导致端口从接地端抽取电流或者正向工作电流过大，芯片因此而无法正常工作甚至损坏；现有技术还未解决这样的问题。
技术实现思路
为解决现有技术的不足，本技术的目的在于提供一种防止反向漏电的端口保护电路；本保护电路在输出端电压低于0V时有效防止电流从地反向流出输出端口，同时在输出端电压高于电源VDD时阻止大电流损坏芯片；保证了芯片的使用寿命。为了实现上述目标，本技术采用如下的技术方案：一种防止反向漏电的端口保护电路，包括:电阻、电源、第一反相器、第二反相器、或非门、第一PMOS管，第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；PMOS管为n型衬底、p沟道，靠空穴的流动运送电流的MOS管；NMOS管为N型金属-氧化物-半导体结构的晶体管；第一反相器的输入端接入控制信号DI且输出端与或非门的输入端相连；或非门的另一个输入端接入检测信号CTR且输出端连接第二PMOS管的源端和第三NMOS管的漏端；第二PMOS管的漏端、第三NMOS的源端、第一NMOS的栅端和第四NMOS的漏端相连；第一NMOS管的衬底、第三NMOS管的衬底、第四NMOS管的衬底、第五NMOS管的源端及衬底、第六NMOS管的漏端及衬底相连；第一NMOS管的源端接地；输出端口与第一NMOS管的漏端、第四NMOS管的源端、第五NMOS管的漏端、电阻相连；第二NMOS管的源端与电阻的另一端口相连，栅极接地，衬底和漏端与第一PMOS管的漏端、第二反相器的输入端、第三NMOS管的栅极和第六NMOS管的栅极相连；第六NMOS管的源端接地；第一PMOS管的衬底和源端、第二PMOS管的衬底接电源；第二反相器的输出端连接第二PMOS管的栅极、第四NMOS管的栅极、第五NMOS管的栅极。前述的一种防止反向漏电的端口保护电路，第一反相器、第二反相器为PMOS管和NMOS管构成的信号反相器。前述的一种防止反向漏电的端口保护电路，或非门为PMOS管和NMOS管构成的数字逻辑门。前述的一种防止反向漏电的端口保护电路，上述的DI是控制信号，它的最高电平为VDD电源电平，最低电平为0电平。前述的一种防止反向漏电的端口保护电路，检测信号CTR为检测输出端口的反馈电压，输出端口高于VDD时检测信号CTR为高电平；输出端口低于VDD时检测信号CTR为低电平。前述的一种防止反向漏电的端口保护电路，输出端口的电压低于0时，第一NMOS管关闭；输出端口的电压大于VDD时，第一NMOS管关闭；输出端口的电压介于VDD和0之间时，第一NMOS管受到控制信号DI的控制而正常工作。本技术的有益之处在于：本技术提供一种防止反向漏电的端口保护电路；本保护电路当输出端口的电压低于0时，第一NMOS管关闭，阻止电流从地流向输出端口；当Vout大于VDD时，第一NMOS管关闭，以防电流过大烧毁晶体管。仅当Vout介于VDD和0之间时，第一NMOS管受到控制信号DI的控制而正常工作；从而保证了芯片的使用寿命。附图说明图1是本技术的一种实施例的电路结构示意图；图2是现有技术中常用的电路结构示意图；图中附图标记的含义：INV1第一反相器，INV2第二反相器，NOR1或非门，MP1第一PMOS管，MP2第二PMOS管，MN1第一NMOS管，MN2第二NMOS管，MN3第三NMOS管，MN4第四NMOS管，MN5第五NMOS管，MN6第六NMOS管，R电阻，VDD电源，Vout输出端口。具体实施方式以下结合附图和具体实施例对本技术作具体的介绍。一种防止反向漏电的端口保护电路，其特征在于，包括:电阻、电源、第一反相器、第二反相器、或非门、第一PMOS管，第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；PMOS管为n型衬底、p沟道，靠空穴的流动运送电流的MOS管；NMOS管为N型金属-氧化物-半导体结构的晶体管；第一反相器的输入端接入控制信号DI且输出端与或非门的输入端相连；或非门的另一个输入端接入检测信号CTR且输出端连接第二PMOS管的源端和第三NMOS管的漏端；第二PMOS管的漏端、第三NMOS的源端、第一NMOS的栅端和第四NMOS的漏端相连；第一NMOS管的衬底、第三NMOS管的衬底、第四NMOS管的衬底、第五NMOS管的源端及衬底、第六NMOS管的漏端及衬底相连；第一NMOS管的源端接地；输出端口与第一NMOS管的漏端、第四NMOS管的源端、第五NMOS管的漏端、电阻R相连；第二NMOS管的源端与电阻的另一端口相连，栅极接地，衬底和漏端与第一PMOS管的漏端、第二反相器的输入端、第三NMOS管的栅极和第六NMOS管的栅极相连；第六NMOS管的源端接地；第一PMOS管的衬底和源端、第二PMOS管的衬底接电源；第二反相器的输出端连接第二PMOS管的栅极、第四NMOS管的栅极、第五NMOS管的栅极。作为一种实施例，第一反相器、第二反相器为PMOS管和NMOS管构成的信号反相器。作为一种实施例，或非门为PMOS管和NMOS管构成的数字逻辑门。作为一种实施例，DI是控制信号，它的最高电平为VDD电源电平，最低电平为0电平。作为一种实施例，检测信号CTR为检测输出端口的反馈电压，输出端口高于VDD时检测信号CTR为高电平；输出端口低于VDD时检测信号CTR为低电平。如图1中，INV1的输入端接入控制信号DI，输出端与NOR1的输入端相连。NOR1的另一个输入端接入检测信号CTR，输出端连接MP2的源端和MN3的漏端。MP2的漏端、MN3的源端、MN1的栅端和MN4的漏端相连。MN1的衬底、MN3的衬底、MN4的衬底、MN5的源端及衬底、MN6的漏端及衬底相连。MN1的源端接地。输出端口Vout与MN1的漏端、MN4的源端、MN5的漏端、电阻R相连。MN2的源端与电阻R的另一端口相连，栅极接地，衬底和漏端与MP1的漏端、INV2的输入端、MN3的栅极和MN6的栅极相连。MN6的源端接地。MP1的衬底和源端、MP2的衬底接电源VDD。INV2的输出端连接MP2的栅极、MN4管的栅极、MN5的栅极。图1中，电路处于正常工作状态时，输出端口电压Vout介于0和VDD之间。MN2管的源端电位高于0V，栅极电位为0V，MN2管关闭。MP1管栅极接地，源极和衬底连接VDD，源极电压高于栅极电压，MP1打开。该情况下INV2的输入端口、MN3的栅极和MN6的栅极电压均等于电源电压VDD，所以MN6打开，INV2的输出端D点的电位为低电位。D点连接着MP2的栅极、MN4的栅极和MN5的栅极，所以这些端口均为低电位。由于MN3的衬底接地，栅极接高电位；MP2的衬底接电源电压VDD，栅极接低电位，因此MN3和MP2打开，MN1栅极的电压受或非门输出端A控制。由于MN6打本文档来自技高网...

【技术保护点】
一种防止反向漏电的端口保护电路，其特征在于，包括:电阻、电源、 第一反相器、第二反相器、或非门、第一PMOS管，第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；PMOS管为n型衬底、p沟道，靠空穴的流动运送电流的MOS管；NMOS管为N型金属‑氧化物‑半导体结构的晶体管；第一反相器的输入端接入控制信号DI且输出端与或非门的输入端相连；或非门的另一个输入端接入检测信号CTR且输出端连接第二PMOS管的源端和第三NMOS管的漏端；第二PMOS管的漏端、第三NMOS的源端、第一NMOS的栅端和第四NMOS的漏端相连；第一NMOS管的衬底、第三NMOS管的衬底、第四NMOS管的衬底、第五NMOS管的源端及衬底、第六NMOS管的漏端及衬底相连；第一NMOS管的源端接地；输出端口与第一NMOS管的漏端、第四NMOS管的源端、第五NMOS管的漏端、电阻相连；第二NMOS管的源端与电阻的另一端口相连，栅极接地，衬底和漏端与第一PMOS管的漏端、第二反相器的输入端、第三NMOS管的栅极和第六NMOS管的栅极相连；第六NMOS管的源端接地；第一PMOS管的衬底和源端、第二PMOS管的衬底接电源；第二反相器的输出端连接第二PMOS管的栅极、第四NMOS管的栅极、第五NMOS管的栅极。...

【技术特征摘要】
1.一种防止反向漏电的端口保护电路，其特征在于，包括:电阻、电源、第一反相器、第二反相器、或非门、第一PMOS管，第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；PMOS管为n型衬底、p沟道，靠空穴的流动运送电流的MOS管；NMOS管为N型金属-氧化物-半导体结构的晶体管；第一反相器的输入端接入控制信号DI且输出端与或非门的输入端相连；或非门的另一个输入端接入检测信号CTR且输出端连接第二PMOS管的源端和第三NMOS管的漏端；第二PMOS管的漏端、第三NMOS的源端、第一NMOS的栅端和第四NMOS的漏端相连；第一NMOS管的衬底、第三NMOS管的衬底、第四NMOS管的衬底、第五NMOS管的源端及衬底、第六NMOS管的漏端及衬底相连；第一NMOS管的源端接地；输出端口与第一NMOS管的漏端、第四NMOS管的源端、第五NMOS管的漏端、电阻相连；第二NMOS管的源端与电阻的另一端口相连，栅极接地，衬底和漏端与第一PMOS管的漏端、第二反相器的输入端、第三NMOS管的栅极和第六NMOS管的栅极相连；第六NMOS管的源端接地...

【专利技术属性】
技术研发人员：金湘亮，张文杰，谢亮，周维瀚，
申请(专利权)人：江苏芯力特电子科技有限公司，
类型：新型
国别省市：江苏,32