一种高性能的正负倍压电荷泵电路制造技术

本发明专利技术公开了电荷泵电路技术领域的一种高性能的正负倍压电荷泵电路。旨在解决现有技术中电荷泵电路设计复杂，精确度低，不能同时产生正负电压的技术问题，包括电源、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第三电容、第四电容；本发明专利技术所述一种高性能的正负倍压电荷泵电路，该电路结构简单、精确度高、功耗小；在电源电压为2.5‑5V时，输出电压为±2倍电源电压，解决了一般电路无法同时产生正负倍压的问题。

【技术实现步骤摘要】
一种高性能的正负倍压电荷泵电路
本专利技术属于电荷泵电路
，具体涉及一种高性能的正负倍压电荷泵电路。
技术介绍
电荷泵电路作为电源设计的一部分，它的性能对电路的正常工作有着十分重要的意义。简单的倍压器，主要是由开关和电容组成，通过开关的频率也就是对开关时序的控制，对电容不停进行充放电来达到整体电路网络升压的原理。实现了输出电压比输入电压高的升压功能。根据这个原理后期衍生出了多种电荷泵电路，但是一般电路无法同时产生正负电压，存在电路设计复杂，精确度较低，占用版图面积大的缺陷。
技术实现思路
本专利技术的目的在于提供一种高性能的正负倍压电荷泵电路，以解决现有技术中电荷泵电路设计复杂，精确度低，不能同时产生正负电压的技术问题。为达到上述目的，本专利技术所采用的技术方案是：一种高性能的正负倍压电荷泵电路，包括电源、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第三电容、第四电容；第一PMOS管的源端、第二PMOS管的源端、第三PMOS管的漏端与第一电容的一端相连，交点为M1；第一PMOS管的漏端、第一NMOS管的漏端和第二电容的一端相连，交点为M3；第一PMOS管的栅极、第四PMOS管的栅极、第二PMOS管的栅极与第一时钟信号相连；第一NMOS管的栅极、第二NMOS管的栅极、第四NMOS管的栅极与第三时钟信号相连；第一NMOS管的源端、第二NMOS管的源端接地；第二NMOS管的漏端、第四PMOS管的漏端与第一电容的另一端相连，交点为M2；第四PMOS管的源端与第三PMOS管的源端接电源；第三PMOS管的栅极接第二时钟信号；第二PMOS管的漏端、第三电容的一端与第一输出端相连；第三NMOS管的栅极接第四时钟信号；第三NMOS管的漏端、第四NMOS管的漏端与第二电容的另一端相连，交点为M4；第三NMOS管的源端接地；第四NMOS管源端、第四电容的一端与第二输出端相连；第三电容的另一端、第四电容的另一端接地；第四PMOS管的衬底接电源；第一NMOS管的衬底、第二NMOS管的衬底接地。第一PMOS管的衬底、第二PMOS管的衬底、第三PMOS管的衬底接第一输出端；第三NMOS管的衬底、第四NMOS管的衬底接第二输出端。第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号为两相非交叠时钟信号且最高电位都等于第一输出端的电位，最低电位都等于第二输出端的电位，第一时钟信号与第四时钟信号相位相反，第二时钟信号和第三时钟信号相位相反。所述第一电容、第二电容、第三电容和第四电容是片内电容或片外电容。所述第一~第四PMOS管的耐压值不小于12V；所述第一~第四NMOS管的耐压值不小于12V。所述电源的电压为2.5-5V。在一个周期内，所述第一~第四时钟信号的状态为：充电时刻，第一时钟信号为高电平，第二时钟信号为低电平，第三时钟信号为高电平，第四时钟信号为低电平；等待时刻，第一时钟信号为高电平，第二时钟信号为高电平，第三时钟信号为低电平，第四时钟信号为低电平；放电时刻，第一时钟信号为低电平，第二时钟信号为高电平，第三时钟信号为低电平，第四时钟信号为高电平；等待时刻，第一时钟信号为高电平，第二时钟信号为高电平，第三时钟信号为低电平，第四时钟信号为低电平。与现有技术相比，本专利技术所达到的有益效果：本专利技术所述一种高性能的正负倍压电荷泵电路，该电路结构简单、精确度高、功耗小；在电源电压为2.5-5V时，输出电压为±2倍电源电压，解决了一般电路无法同时产生正负倍压的问题。附图说明图1是本专利技术实施例提供的一种高性能的正负倍压电荷泵电路的电路结构示意图；图2是现有技术中常见的电荷泵电路结构示意图；图3是本专利技术实施例提供的一种高性能的正负倍压电荷泵电路的非交叠时钟信号波形。具体实施方式下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如图1所示，一种高性能的正负倍压电荷泵电路，包括电源VCC、第一时钟信号A、第二时钟信号B、第三时钟信号C、第四时钟信号D、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电容C1、第二电容C2、第三电容C3、第四电容C4；第一PMOS管MP1的源端、第二PMOS管MP2的源端、第三PMOS管MP3的漏端与第一电容C1的一端相连，交点为M1；第一PMOS管MP1的漏端、第一NMOS管MN1的漏端和第二电容C2的一端相连，交点为M3；第一PMOS管MP1的栅极、第四PMOS管MP4的栅极、第二PMOS管MP2的栅极与第一时钟信号A相连；第一NMOS管MN1的栅极、第二NMOS管MN2的栅极、第四NMOS管MN4的栅极与第三时钟信号C相连；第一NMOS管MN1的源端、第二NMOS管MN2的源端接地；第二NMOS管MN2的漏端、第四PMOS管MP4的漏端与第一电容C1的另一端相连，交点为M2；第四PMOS管MP4的源端与第三PMOS管MP3的源端接电源VCC；第三PMOS管MP3的栅极接第二时钟信号B；第二PMOS管MP2的漏端、第三电容C3的一端与第一输出端相连；第三NMOS管MN3的栅极接第四时钟信号D；第三NMOS管MN3的漏端、第四NMOS管MN4的漏端与第二电容C2的另一端相连，交点为M4；第三NMOS管MN3的源端接地；第四NMOS管MN4源端、第四电容C4的一端与第二输出端相连；第三电容C3的另一端、第四电容C4的另一端接地；第四PMOS管MP4的衬底接电源VCC；第一NMOS管MN1的衬底、第二NMOS管MN1的衬底接地。第一PMOS管MP1的衬底、第二PMOS管MP2的衬底、第三PMOS管MP3的衬底接第一输出端，保持最高电位V+，避免漏电问题，保护电路，提高精度。同理，第三NMOS管MN3的衬底、第四NMOS管MN4的衬底接第二输出端，保持最低电位V-。如图3所示，第一时钟信号A、第二时钟信号B、第三时钟信号C和第四时钟信号D为两相非交叠时钟信号且最高电位都等于第一输出端的电位V+，最低电位都等于第二输出端的电位V-，第一时钟信号A与第四时钟信号D相位相反，第二时钟信号B和第三时钟信号C相位相反。第一时钟信号A、第二时钟信号B、第三时钟信号C和第四时钟信号D均接外部提供的时钟信号，控制第一~第四PMOS管的栅极电压值、第一~第四PMOS管的开启与关断、第一~第四NMOS管的栅极电压值和第一~第四NMOS管的开启与关断使得开关管工作在深线性区，降低电路的功耗。各时钟信号通过控制各MOS开关管的开关与闭合，使电荷泵工作在充电、放电、等待本文档来自技高网...

【技术保护点】
1.一种高性能的正负倍压电荷泵电路，其特征是，包括电源、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第三电容、第四电容；/n第一PMOS管的源端、第二PMOS管的源端、第三PMOS管的漏端与第一电容的一端相连，交点为M1；第一PMOS管的漏端、第一NMOS管的漏端和第二电容的一端相连，交点为M3；第一PMOS管的栅极、第四PMOS管的栅极、第二PMOS管的栅极与第一时钟信号相连；/n第一NMOS管的栅极、第二NMOS管的栅极、第四NMOS管的栅极与第三时钟信号相连；第一NMOS管的源端、第二NMOS管的源端接地；/n第二NMOS管的漏端、第四PMOS管的漏端与第一电容的另一端相连，交点为M2；/n第四PMOS管的源端与第三PMOS管的源端接电源；/n第三PMOS管的栅极接第二时钟信号；/n第二PMOS管的漏端、第三电容的一端与第一输出端相连；/n第三NMOS管的栅极接第四时钟信号；第三NMOS管的漏端、第四NMOS管的漏端与第二电容的另一端相连，交点为M4；第三NMOS管的源端接地；/n第四NMOS管源端、第四电容的一端与第二输出端相连；/n第三电容的另一端、第四电容的另一端接地；/n第四PMOS管的衬底接电源；第一NMOS管的衬底、第二NMOS管的衬底接地。/n...

【技术特征摘要】
1.一种高性能的正负倍压电荷泵电路，其特征是，包括电源、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第三电容、第四电容；
第一PMOS管的源端、第二PMOS管的源端、第三PMOS管的漏端与第一电容的一端相连，交点为M1；第一PMOS管的漏端、第一NMOS管的漏端和第二电容的一端相连，交点为M3；第一PMOS管的栅极、第四PMOS管的栅极、第二PMOS管的栅极与第一时钟信号相连；
第一NMOS管的栅极、第二NMOS管的栅极、第四NMOS管的栅极与第三时钟信号相连；第一NMOS管的源端、第二NMOS管的源端接地；
第二NMOS管的漏端、第四PMOS管的漏端与第一电容的另一端相连，交点为M2；
第四PMOS管的源端与第三PMOS管的源端接电源；
第三PMOS管的栅极接第二时钟信号；
第二PMOS管的漏端、第三电容的一端与第一输出端相连；
第三NMOS管的栅极接第四时钟信号；第三NMOS管的漏端、第四NMOS管的漏端与第二电容的另一端相连，交点为M4；第三NMOS管的源端接地；
第四NMOS管源端、第四电容的一端与第二输出端相连；
第三电容的另一端、第四电容的另一端接地；
第四PMOS管的衬底接电源；第一NMOS管的衬底、第二NMOS管的衬底接地。


2.根据权利要求1所述的高性能的正负倍压电荷泵电路，其特征是，第一PMOS管的衬底、第二PMOS...

【专利技术属性】
技术研发人员：金湘亮，于云，张文杰，谢亮，
申请(专利权)人：江苏芯力特电子科技有限公司，
类型：发明
国别省市：江苏;32