检测低压阱区和高压阱区混接的方法技术

本发明专利技术提供的一种检测低压阱区和高压阱区混接的方法，包括：获取电路版图，所述电路版图具有低压阱区和高压阱区；判断所述低压阱区中是否具有器件；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。本发明专利技术中，当低压阱区中具有器件时，可以直接通过电路检查检测低压阱区与高压阱区是否存在混接，低压阱区中不具有器件时，通过判断金属互连线的连接将低压阱区和高压阱区之间连接错误检测出来，避免流片失效风险。

Method for detecting hybrid connection between low voltage well area and high voltage well area

The invention provides a low voltage and high voltage detection wells wells mixed connection method: obtaining the circuit layout, the layout of the circuit with low voltage and high pressure wells wells; to determine whether the device with the low pressure wells area; when the device of the low-voltage well region, the low pressure detection wells on the metal interconnect is electrically connected between the interconnect and the high-pressure well region of metal, with metal interconnect layer is electrically connected with the low pressure wells of the high-pressure well mixed connection. In the invention, when the device has low pressure wells area, can be directly through the detection of low voltage circuit inspection well region and the hvw region are mixed up, the device has low well area, by connecting the judgment for the interconnect between low pressure and high pressure wells wells connection error detection, to avoid the failure risk.

【技术实现步骤摘要】
检测低压阱区和高压阱区混接的方法
本专利技术涉及半导体集成电路
，尤其涉及一种检测低压阱区和高压阱区混接的方法。
技术介绍
电子设计自动化(ElectronicDesignAutomation，EDA)意指使用计算机来设计及仿真集成电路上的电子电路的性能，EDA已经进展到可处理苛求复杂的半导体集成电路设计工作。在已设计出的集成电路且实体上已将该电路布局好之后，需测试验证该集成电路是否正确地工作。现有的集成电路设计中，可以通过EDA检测出电路各部件之间的连接关系。在器件制造过程中，对器件进行版图设计，根据版图进行工艺制造，在工艺制造过程中，由于各种工艺设备、工艺条件的偏差等原因，造成器件的结构与版图设计之间存在出入，例如，对阱区进行连接后段制造过程中，会出现低压阱区混接了高压阱区的高电位的问题，引起器件击穿等问题。
技术实现思路
本专利技术的目的在于，提供一种检测低压阱区和高压阱区混接的方法，解决现有技术不能检测低压阱区和高压阱区的技术问题。为解决上述技术问题，本专利技术提供一种检测低压阱区和高压阱区混接的方法，包括：获取电路版图，所述电路版图具有低压阱区和高压阱区；判断所述低压阱区中是否具有器件；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。可选的，所述低压阱区为N型阱区。可选的，所述高压阱区为N型阱区。可选的，所述低压阱区与所述高压阱区彼此相邻，并在物理上分隔开。可选的，判断所述低压阱区中是否具有器件时，若所述低压阱区中有源区与多晶硅具有重叠，则所述低压阱区中具有器件；若所述低压阱区中有源区与多晶硅不具有重叠，则所述低压阱区中不具有器件。可选的，当所述低压阱区内具有器件时，仿真该电路版图的电流，当电流大于标准电流时，所述低压阱区与所述高压阱区混接。可选的，所述低压阱区内具有PMOS晶体管，且所述低压阱区作为PMOS晶体管的衬底接出。可选的，所述低压阱区上具有3～6层金属互连线，相邻层的金属互连线之间通过通孔电性连接。可选的，所述高压阱区上具有3～6层金属互连线，相邻层的金属互连线之间通过通孔电性连接。与现有技术相比，本专利技术的检测低压阱区和高压阱区混接的方法中，当所述低压阱区内具有器件时，仿真电路版图的电流，当电流比标准电流大时，所述低压阱区与所述高压阱区混接；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若存在电性连接，则所述低压阱区与所述高压阱区混接。本专利技术中，当低压阱区中具有器件时，可以直接通过电路检查检测低压阱区与高压阱区是否存在混接，低压阱区中不具有器件时，通过判断金属互连线的连接将低压阱区和高压阱区之间连接错误检测出来，避免流片失效风险。附图说明图1为本专利技术一实施例中检测低压阱区和高压阱区混接的方法流程图；图2为本专利技术一实施例中低压阱区具有晶体管的电路结构示意图；图3为本专利技术一实施例中低压阱区与高压阱区的金属互连线的连接示意图。具体实施方式下面将结合示意图对本专利技术的检测低压阱区和高压阱区混接的方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供检测低压阱区和高压阱区混接的方法，当所述低压阱区内具有器件时，仿真电路版图的电流，当电流比标准电流大时，所述低压阱区与所述高压阱区混接；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若存在电性连接，则所述低压阱区与所述高压阱区混接。本专利技术中，当低压阱区中具有器件时，可以直接通过电路检查检测低压阱区与高压阱区是否存在混接，低压阱区中不具有器件时，通过判断金属互连线的连接将低压阱区和高压阱区之间连接错误检测出来，避免流片失效风险。以下结合附图1～3对本专利技术的检测低压阱区和高压阱区混接的方法进行具体说明，图1为检测方法的流程图，图2～3为低压阱区是否存在器件的不同检测实施例，本专利技术的检测方法包括如下步骤：执行步骤S1，获取电路版图，所述电路版图中具有低压阱区(LowVoltageWell)和高压阱区(HighVoltageWell)，在本实施例中，以所述低压阱区为N型阱区(LowVoltageNWell，LVNW)，所述高压阱区为N型阱区(HighVoltageNWellHVNW)为例进行说明。当然本专利技术的其他实施例中所述低压阱区和所述高压阱区还可以为P型阱区。并且，所述低压阱区LVNW与所述高压阱区HVNW彼此相邻，并在物理上分隔开，所述低压阱区LVNW和所述高压阱区HVNW之间可以通过浅沟槽隔离结构STI隔开。执行步骤S2，判断所述低压阱区LVNW内是否具有器件，当所述低压阱区内LVNW具有器件时，仿真该电路版图的电流，当该电流比大于标准电流时，所述低压阱区LVNW与所述高压阱区HVNW连接。判断所述低压阱区中是否具有器件时，若所述低压阱区中有源区(ACT)与多晶硅(Poly)具有重叠，则所述低压阱区中具有器件；若所述低压阱区中有源区与多晶硅不具有重叠，则所述低压阱区中不具有器件。本实施例中，以所述低压阱区LVNW内具有PMOS晶体管为例进行说明，参考图2所示，所述低压阱区LVNW中具有PMOS晶体管，PMOS晶体管的源极连接电源端，漏极连接一NMOS晶体管的漏极，栅极与所述NMOS晶体管的栅极连接，NMOS晶体管的源极连接地端，且所述低压阱区LVNW作为PMOS晶体管的衬底接出。当对PMOS晶体管和NMOS晶体管进行仿真时，如果PMOS晶体管的源极电流Id突然增大，大于PMOS晶体管的标准电流时，则PMOS晶体管的衬底接了高电位，即所述低压阱区LVNW与高压阱区HVNW出现了混接。当低压阱区LVNW中具有器件结构时，直接通过该器件的电流检测即可确定是否存在混接，简单易行。此外，当低压阱区LVNW中存在器件时，还可以通过将电路版图与电路结构进行比较，从而确定低压阱区LVNW是否与高压阱区混接.执行步骤S3，当所述低压阱区LVNW内无器件时，检测所述低压阱区LVNW上的金属互连线与所述高压阱区HVNW上的金属互连线之间的连接关系，若所述低压阱区LVNW上的金属互连线与所述高压阱区HVNW上的金属互连线之间的同一层金属互连线存在重叠时，则所述低压阱区LVNW与所述高压阱区HV本文档来自技高网...

【技术保护点】
一种检测低压阱区和高压阱区混接的方法，其特征在于，包括：获取电路版图，所述电路版图具有低压阱区和高压阱区；判断所述低压阱区中是否具有器件；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。

【技术特征摘要】
1.一种检测低压阱区和高压阱区混接的方法，其特征在于，包括：获取电路版图，所述电路版图具有低压阱区和高压阱区；判断所述低压阱区中是否具有器件；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。2.如权利要求1所述的检测低压阱区和高压阱区混接的方法，其特征在于，所述低压阱区为N型阱区。3.如权利要求1所述的检测低压阱区和高压阱区混接的方法，其特征在于，所述高压阱区为N型阱区。4.如权利要求1所述的检测低压阱区和高压阱区混接的方法，其特征在于，所述低压阱区与所述高压阱区彼此相邻，并在物理上分隔开。5.如权利要求1所述的检测低压阱区和高压阱区混接的方法，其特征在于，判断所述低压阱区中是否具有器件时，若所述低压阱...

【专利技术属性】
技术研发人员：曹云，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31