一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构制造技术

本发明专利技术涉及一种基于h‑BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于该外延结构包括衬底、n型半导体材料层、多量子阱层、p‑型电子阻挡层、p‑型半导体材料层、p‑型重掺杂半导体材料层、h‑BN层和n‑型重掺杂半导体材料层，其中h‑BN层相对介电常数取值为3～5.1，该相对介电常数小于p‑型重掺杂半导体材料层的相对介电常数和n‑型重掺杂半导体材料层，h‑BN层的厚度为1nm～5nm；所述p‑型重掺杂半导体材料层、h‑BN层和n‑型重掺杂半导体材料层共同构成隧穿结。该发光二极管外延结构具有能提高LED器件空穴注入效率的隧穿结结构，增加了载流子的隧穿几率，同时改善了电流扩展效应，显著提高LED内量子效率和光输出功率。

A h BN tunnel based on wear knot hole injection LED epitaxial layer structure

The present invention relates to a h BN tunnel based on wear knot hole injection LED epitaxial layer structure, which is characterized in that the epitaxial structure includes a substrate, a n type semiconductor material layer, a multi quantum well layer, P electron barrier layer and P type semiconductor material layer, P doped semi conductor material h layer, BN layer and N type semiconductor material layer, the BN layer h relative dielectric constant value of 3 ~ 5.1, the relative dielectric constant is less than the relative dielectric constant and N type heavily doped semiconductor material layer P doped semiconductor material layer, H BN layer the thickness of 1nm ~ 5nm; the P type semiconductor material layer, h layer and N BN type heavily doped semiconductor material layer composed of tunneling junction. The light emitting diode epitaxial structure can improve the efficiency of LED devices into the hole tunneling junction structure, increasing carrier tunneling probability, and improve the current spreading effect, increase the LED internal quantum efficiency and light output power.

【技术实现步骤摘要】
一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构
本专利技术的技术方案涉及半导体器件
，具体地说为一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构。该外延结构采用p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层共同构成隧穿结来增强电场。
技术介绍
三族氮化物材料在光电器件领域得到了广泛应用，其中一个重要应用方面就是发光二极管(LEDs)。III-V族氮化物的发光二极管可广泛地应用于照明、显示等领域，并且在蓝光领域达到了很高的水平。目前正在向紫外波段进行进一步研究，其在检验、杀菌消毒、聚合物固化、生化探测等领域具有得天独厚的优势。并且相对比于传统紫外汞灯，紫外LED有着环保、小巧、低功耗等特点。在影响LED内量子效率的诸多因素中，空穴的注入效率被认为是造成LED内量子效率降低的重要原因之一。在深紫外LED中，p-AlGaN材料的掺杂效率的问题很突出，若采用p-GaN层，其掺杂效率相比于p-AlGaN层有所提高，但由于室温下的Mg的激活能高达180meV,激活率最高也仅达1％，这就严重制约了空穴由p-型电极注入到器件量子阱内部的效率，最终导致其内量子效率低于60％。研究人员发现，如果采用同质隧穿结(例如p+-GaN/n+-GaN)，则可以改善电流扩展效应(S-RJeon,Y-HSong,H-JJangandG.M.Yang,Appl.Phys.Lett.,vol.78,no.21(2001))，但是局部电场的强度受限于施主和受主掺杂浓度，后又采用极化隧穿结(例如p+-GaN/InGaN/n+-GaN)来进一步优化，即该极化隧穿结中的InGaN层的极化电场方向和隧穿结区中内建电场方向一致，可以有效地增加隧穿结区电场强度，但在紫外波段，InGaN的吸光问题需要解决(Z.H.Zhang,S.T.Tan,Z.kyaw,Y.Ji,W.Liu,Z.G.Ju,N.Hasanov,X.W.Sun,andH.V.Demir,Appl.Phys.Lett.102,193508(2013))。
技术实现思路
针对现有技术的不足，本专利技术所要解决的技术问题是：提供一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构。该发光二极管外延结构具有能提高LED器件空穴注入效率的隧穿结结构，通过在传统的LED顶部继引入p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层隧穿结结构，增加载流子的隧穿几率，同时改善电流扩展效应，显著提高LED内量子效率和光输出功率。隧穿结区引入禁带宽度更大的h-BN(禁带宽度为6.0eV)，同时h-BN的相对介电常数在3～5.1之间可控，能在隧穿结区产生更强的电场，显著改善电流扩展。本专利技术解决该技术问题所采用的技术方案是：一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于该外延结构包括衬底、n型半导体材料层、多量子阱层、p-型电子阻挡层、p-型半导体材料层、p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层，其中h-BN层相对介电常数取值为3～5.1，该相对介电常数小于p-型重掺杂半导体材料层的相对介电常数和n-型重掺杂半导体材料层，h-BN层的厚度为1nm～5nm；所述p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层共同构成隧穿结。一种上述基于h-BN隧穿结为空穴注入层的发光二极管外延结构的制备方法，该方法的步骤是：第一步，在MOCVD反应炉中，将衬底在800-1400℃进行烘烤，处理掉衬底表面异物；第二步，在MOCVD反应炉中，在衬底上外延生长厚度为10nm～5000nm的n型半导体材料层；第三步，在MOCVD反应炉中，在第二步得到的n型半导体材料层上外延生长Alx4Iny4Ga1-x4-y4N/Alx5Iny5Ga1-x5-y5N多量子阱层；第四步，在MOCVD反应炉中，在第三步得到的多量子阱层上外延生长厚度为10nm～100nm的p-型电子阻挡层；第五步，在MOCVD反应炉中，在第四步得到的p-型电子阻挡层上外延生长厚度为100nm～300nm的p-型半导体材料层；第六步，在MOCVD反应炉中，在第五步得到的p-型半导体材料层表面外延生长厚度1nm～200nm的p-型重掺杂半导体材料层；第七步，在CVD反应炉中，在第六步得到的p-型重掺杂半导体材料层表面外延生长厚度为1nm～5nm的h-BN层；第八步，在MOCVD反应炉中，在第七步得到的h-BN层表面外延生长厚度为1nm～200nm的n-型重掺杂半导体材料层；由此制得上述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构。与现有技术相比，本专利技术的有益效果是：(1)本专利技术结构将常规用于缓冲层的低介电常数的h-BN材料来做隧穿结区，在LED器件顶部形成p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层隧穿结，能显著增强在隧穿结区的电场，提高载流子的隧穿几率，空穴注入效率显著提高，与传统氮化物同质隧穿结的发光二极管相比提高了至少55％，最终并显著提高内量子效率。(2)本专利技术结构的本专利技术在p-型重掺杂半导体材料层和n-型重掺杂半导体材料层之间引入BN材料，能在保证提高发光二极管空穴注入效率同时克服了现有InGaN在紫外光波段存在吸光的问题，得益于BN的禁带宽度比较大；另有效减缓了电流拥挤效应。附图说明下面结合附图和实施例对本专利技术进一步说明。图1为现有传统氮化物同质隧穿结的发光二极管示意图。图2为本专利技术基于h-BN隧穿结为空穴注入层的发光二极管外延结构的结构示意图。图3为在35mA工作电流时，实施例1的发光二极管外延结构与传统氮化物同质隧穿结的发光二极管在远离P电极处的位置的空穴注入浓度的对比图。图中，101.衬底，102.n型半导体材料层，103.多量子阱层，104.p-型电子阻挡层，105.p-型半导体材料层，106.p-型重掺杂半导体材料层，107.h-BN层，108.n-型重掺杂半导体材料层。具体实施方式本专利技术基于h-BN隧穿结为空穴注入层的发光二极管外延结构(简称外延结构，参见图2)包括衬底101、n型半导体材料层102、多量子阱层103、p-型电子阻挡层104、p-型半导体材料层105、p-型重掺杂半导体材料层106、h-BN层107和n-型重掺杂半导体材料层108，其中h-BN层相对介电常数取值为3～5.1，该相对介电常数小于p-型重掺杂半导体材料层106的相对介电常数和n-型重掺杂半导体材料层108，h-BN层107的厚度为1nm～5nm；所述p-型重掺杂半导体材料层106、h-BN层107和n-型重掺杂半导体材料层108共同构成隧穿结。上述基于h-BN隧穿结为空穴注入层的发光二极管外延结构，所述衬底101为但并不局限于GaN、AlN、蓝宝石、SiC、Si；该衬底是极性面、非极性面和半极性面，每种衬底材料根据自己的生长方向可以划分为不同的面。上述基于h-BN隧穿结为空穴注入层的发光二极管外延结构，所述n型半导体材料层102的材质为Alx3Iny3Ga1-x3-y3N，式中，0≤x3≤1,0≤y3≤1,0≤1-x3-y3≤1，厚度为5～5000nm。上述基于h-BN隧穿结为空穴注入层的发光二极管外延结构，所述多量子阱层103的结构为Alx4In本文档来自技高网...

【技术保护点】
一种基于h‑BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于该外延结构包括衬底、n型半导体材料层、多量子阱层、p‑型电子阻挡层、p‑型半导体材料层、p‑型重掺杂半导体材料层、h‑BN层和n‑型重掺杂半导体材料层，其中h‑BN层相对介电常数取值为3～5.1，该相对介电常数小于p‑型重掺杂半导体材料层的相对介电常数和n‑型重掺杂半导体材料层，h‑BN层的厚度为1nm～5nm；所述p‑型重掺杂半导体材料层、h‑BN层和n‑型重掺杂半导体材料层共同构成隧穿结。

【技术特征摘要】
1.一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于该外延结构包括衬底、n型半导体材料层、多量子阱层、p-型电子阻挡层、p-型半导体材料层、p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层，其中h-BN层相对介电常数取值为3～5.1，该相对介电常数小于p-型重掺杂半导体材料层的相对介电常数和n-型重掺杂半导体材料层，h-BN层的厚度为1nm～5nm；所述p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层共同构成隧穿结。2.根据权利要求1所述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于所述衬底为GaN、AlN、蓝宝石、SiC或Si。3.根据权利要求1所述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于所述n型半导体材料层的材质为Alx3Iny3Ga1-x3-y3N，式中，0≤x3≤1,0≤y3≤1,0≤1-x3-y3≤1，厚度为5～5000nm。4.根据权利要求1所述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于所述多量子阱层的结构为Alx4Iny4Ga1-x4-y4N/Alx5Iny5Ga1-x5-y5N，式中，0≤x4≤1、0≤y4≤1、0≤1-x4-y4≤1、0≤x5≤1、0≤y5≤1、0≤1-x5-y5≤1，其中量子垒Alx5Iny5Ga1-x5-y5N的厚度为5nm～50nm，量子阱Alx4Iny4Ga1-x4-y4N的厚度为1nm～20nm，量子阱个数大于或者等于1。5.根据权利要求1所述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于所述p-型电子阻挡层的材质为Alx6Iny6Ga1-x6-y6N，式中，0≤x6≤1,0≤y6≤1,0≤1-x6-y6≤1，厚度为10nm～100nm。6.根据权利要求1所述的基于h-BN隧穿结为空穴注入层的发光二极管外延结构，其特征在于所述p-型半导体材料层的材质为Alx7Iny7Ga1-...

【专利技术属性】
技术研发人员：李路平，田康凯，楚春双，张勇辉，毕文刚，张紫辉，
申请(专利权)人：河北工业大学，
类型：发明
国别省市：天津,12