The invention discloses a manufacturing method of a GaN high electron mobility transistor gate electrode: step by step exposure machine gate line is defined, then the process will shrink glue gate lines feature size reduced, then the silicon nitride dielectric fluorine based gas etching openings under the gate lines in the ICP cavity, after etching the photoresist removal, then evenly coated with photoresist exposure gate cap line, after the first treatment after entering the sputtering sputtering metal W, then remove the placement of electron beam evaporation deposition Ni/Pt/Au Taiwan, the stripping process of forming a gate electrode. By using the method of electron beam evaporation metal gate electrode fabrication method of the invention comprises the compared with the traditional, its advantage is that can effectively improve the gate metal side wall filling device, reduce leakage, improve the reliability of the device.
【技术实现步骤摘要】
一种氮化镓高电子迁移率晶体管栅电极的制作方法
本专利技术涉及化合物半导体加工制造领域,尤其涉及一种氮化镓高电子迁移率晶体管栅电极的制作方法。
技术介绍
GaN高电子迁移率晶体管(HEMT)特有的高电子迁移率、高二维电子气面密度、高击穿电场,使得其具备更高的功率输出密度,被视为下一代射频/微波功率放大器的首选技术。随着场效应晶体管(FET)高频应用需求的急剧增长,提升器件截止频率fT就显得越发重要。作为表征晶体管高速性能的重要参数,器件截止频率fT的近似公式为:其中vs为载流子的饱和迁移速率,Lg为器件栅长。可以看出,栅长对器件的截止频率有着决定性的影响。缩小器件的栅长是提升其频率性能的最直接的方法,通常,当目标栅长小于0.5μm时会考虑采取T型栅结构,其目的在于缩小器件栅长的同时不过分增大栅电阻。由于氮化镓器件的特殊性,在栅工艺之前均会生长一层Si3N4介质用于保护表面,抑制表面态。在随后的栅工艺中,一般会采用两步光刻的方法来制作T型栅:第一步光刻细线条用于刻蚀Si3N4,同时定义栅长尺寸;第二步光刻采用负胶或反转胶,用于定义栅帽并经剥离工艺形成栅电极。上述方案主要存在以下不足:通常第一步光刻出的线条很细,均在0.5μm以下,此时再向下刻蚀100nm左右深度的Si3N4介质,由于线条开孔很小,又具备一定的深度,便造成常规的蒸发工艺难以让金属完全填充该槽,填充的不完全往往会导致器件存在可靠性隐患。
技术实现思路
本专利技术的主要针对氮化镓高电子迁移率晶体管中栅金属填充不完全的问题,提出一种氮化镓高电子迁移率晶体管栅电极的制作方法。本专利技术采用的技术方案是:一种 ...
【技术保护点】
一种氮化镓高电子迁移率晶体管栅电极的制作方法,包括如下步骤:步骤1:在一个已完成源漏电极和隔离工艺后的GaN HEMT器件表面钝化一层厚度为
【技术特征摘要】
1.一种氮化镓高电子迁移率晶体管栅电极的制作方法,包括如下步骤:步骤1:在一个已完成源漏电极和隔离工艺后的GaNHEMT器件表面钝化一层厚度为的Si3N4介质,并在其上涂上高光感正胶,采用100℃真空热板,烘烤90s;步骤2:采用步进式光刻机曝光、显影,显影后得到特征尺寸最低为0.4μm的细线条,在110-130℃条件下烘烤60-120s;步骤3:完成上述步骤后,在所述的GaNHEMT器件上均匀涂覆缩胶,并在80-90℃条件下前烘60-90s,之后又在100-120℃条件下后烘60-90s;烘烤完毕后,使用离子水清洗,去除多余的缩胶,在110-120℃条件下继续烘烤30-60s,得到0.2-0.3μm宽度的栅型条,并以的速率完成打底胶操作,时间为20-30s;步骤4:在感应耦合等离子体刻蚀机中使用CF4刻蚀Si3N4,打底胶的速率为时间为20-30s;并用10%HCl溶液清洗1-2min,进行去胶;步骤5:均匀涂覆负胶,厚度2.0-2....
【专利技术属性】
技术研发人员:孔欣,
申请(专利权)人:成都海威华芯科技有限公司,
类型:发明
国别省市:四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。