一种基于乒乓操作结构控制数据缓存的缓存系统技术方案

本实用新型专利技术提供一种基于乒乓操作结构控制数据缓存的缓存系统，该缓存系统包括：FPGA现场可编程门阵列和两组DDR3 SDRAM芯片组，其中，所述FPGA现场可编程门阵列包括：设置在所述FPGA上的数据输入接口、乒乓写控制器、乒乓读控制器、DDR3 SDRAM控制器以及数据存储器，本实用新型专利技术基于现有的数据缓存方式存在的容量小或者无法同时读写的问题，采用乒乓操作结构控制DDR3 SDRAM芯片扩展构建大容量异步FIFO以进行数据缓存，包含两组DDR3 SDRAM芯片，一组DDR3 SDRAM芯片实现写数据的同时，另一组DDR3 SDRAM芯片实现读数据，用户可同时进行数据的读写，且由于DDR3 SDRAM芯片可扩展构建大容量存储空间，使得可扩展出较大的缓存空间。

【技术实现步骤摘要】
一种基于乒乓操作结构控制数据缓存的缓存系统
本技术涉及大数据量缓存和处理
，尤其涉及一种基于乒乓操作结构控制数据缓存的缓存系统。
技术介绍
在通信技术中，数据存储是数据流在加工过程中产生的临时文件或加工过程中需要查找的信息，数据以某种格式记录在计算机内部或外部存储介质上。数据流反映了系统中流动的数据，表现出动态数据的特征；数据存储反映系统中静止的数据，表现出静态数据的特征。目前对于数据缓存方式主要是采用以下两种：FPGA(Field-ProgrammableGateArray，即现场可编程门阵列)内部的块RAM(RandomAccessMemory，随机存取存储器)做FIFO(FirstInputFirstOutput，先入先出队列)或双口RAM构建缓存空间进行数据存储；或采用外挂存储芯片构建缓存空间进行数据存储。但是采用FPGA内部的块RAM构建缓存空间，其存储的数据量有限，无法实现大量数据的缓存；而外挂存储芯片虽然可实现大量数据的缓存，例如外挂DDR3SDRAM芯片(DDR3SDRAM是DDR3的全称，DDR3是计算机的内存规格)，但由于DDR3SDRAM芯片的半双工的工作模式，因此，用户无法像FIFO或者双口RAM一样同时进行数据读写操作。
技术实现思路
本技术提供了一种基于乒乓操作结构控制数据缓存的缓存系统，以解决现有技术中基于现有的数据缓存方式存在的容量小或者无法同时读写的问题。为达到上述目的，本技术提供了以下技术方案：一种基于乒乓操作结构控制数据缓存的缓存系统，包括：现场可编程门阵列FPGA和两组DDR3SDRAM芯片组，其中，所述FPGA包括：设置在所述FPGA上的数据输入接口、乒乓写控制器、乒乓读控制器、DDR3SDRAM控制器以及数据存储器，其中：所述数据输入接口接收外部发送来的缓存数据，并将所述缓存数据发送至所述乒乓写控制器；所述乒乓写控制器与所述数据输入接口相连接，用于接收所述数据输入接口发送的缓存数据并进行所述缓存数据的写操作，并存储缓存控制信息；所述DDR3SDRAM控制器与所述乒乓写控制器相连接，用于记录所述乒乓写控制器的缓存控制信息，并控制所述乒乓写控制器对所述缓存数据进行缓存操作处理，并对所述缓存控制信息进行发送；所述乒乓读控制器与所述DDR3SDRAM控制器相连接，用于接收所述DDR3SDRAM控制器发送的缓存控制信息，并对所述缓存数据进行读操作；所述数据存储器与所述乒乓读控制器相连接，用于接收所述乒乓读控制器进行读操作后的缓存数据，并对所述读操作后的缓存数据进行存储；所述两组DDR3SDRAM芯片组分别与所述DDR3SDRAM控制器相连接，用于扩充缓存空间，对所述读操作后的缓存数据进行异步存储。其中，所述两组DDR3SDRAM芯片组包含相同数量的DDR3SDRAM芯片。其中，所述两组DDR3SDRAM芯片组中读写数据量相同。其中，所述数据输入接口为PCIe接口。其中，所述FPGA的型号为Virtex-7xc7vx690tffg1930-1。其中，所述DDR3SDRAM的型号为MT41K256M16HA-125。由上述方案可知，与现有技术相比，本技术提供了一种基于乒乓操作结构控制数据缓存的缓存系统，该缓存系统包括：FPGA现场可编程门阵列和两组DDR3SDRAM芯片组，其中，所述FPGA现场可编程门阵列包括：设置在所述FPGA上的数据输入接口、乒乓写控制器、乒乓读控制器、DDR3SDRAM控制器以及数据存储器，本技术基于现有的数据缓存方式存在的容量小或者无法同时读写的问题，采用乒乓操作结构控制DDR3SDRAM芯片扩展构建大容量异步FIFO以进行数据缓存，包含两组DDR3SDRAM芯片，一组DDR3SDRAM芯片实现写数据的同时，另一组DDR3SDRAM芯片实现读数据，用户可同时进行数据的读写，且由于DDR3SDRAM芯片可扩展构建大容量存储空间，使得可扩展出较大的缓存空间。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统的乒乓缓存的结构示意图；图2为乒乓缓存的操作示例图；图3为本技术提供的一种基于乒乓操作结构控制数据缓存的缓存系统示意图；图4为本技术提供的一种基于乒乓操作结构控制数据缓存的缓存系统数据读写流程示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。乒乓缓存(PingPongBuffer)机制是一种比较常用的增加数据带宽的缓存方式，可以用在任何一个需要读操作和写操作同时进行的系统中，比如交换机和路由器系统中的数据重组缓存，或者计算机系统中的数据批量传输。乒乓缓存采用两块单端口存储器，在每个时钟周期，每块存储器只需要执行一种操作，例如：读或者写。乒乓缓存的一般结构如图1所示，假设乒乓缓存的总容量是M，其单位是存储单元，它的输入处理和输出处理分别用An和Dn表示。乒乓缓存包含两块物理上分开的存储器件，每个的容量分别是M/2，两个存储器接口是绑在一起的，从外部看到只是一个缓存，可操作容量是M/2。在乒乓缓存中，读操作和写操作可以同时发生，但是分别交替作用在不同的存储器器件上。图2是乒乓缓存的操作示例图。如图2所示，当输入An数据单元到达的时候，如果其中一块缓存buffer1正在被读，那么这些数据单元会被写到另外一块缓存buffer2上；当缓存1写满，缓存2读空之后，操作就交换了过来，An写入缓存2中，而Dn从缓存1总读取数据。从An或者Dn的角度看，操作都是在两个缓存之间交替进行的，乒乓缓存是目前比较常用的缓存机制，其基本的原理被业界广泛接受。本技术提供了一种基于乒乓操作结构控制数据缓存的缓存系统，具体的：请参阅附图3，图3为本技术提供的一种基于乒乓操作结构控制数据缓存的缓存系统示意图。如图3所示，本技术公开了一种基于乒乓操作结构控制数据缓存的缓存系统，具体该缓存系统包括：现场可编程门阵列FPGA101和两组DDR3SDRAM芯片组102，其中，FPGA101包括：设置在所述FPGA上的数据输入接口103、乒乓写控制器104、乒乓读控制器105、DDR3SDRAM控制器106以及数据存储器107，其中：数据输入接口103接收外部发送来的缓存数据，并将缓存数据发送至乒乓写控制器104；乒乓写控制器104与数据输入接口103相连接，用于接收数据输入接口发送的缓存数据并进行缓存数据的写操作，并存储缓存控制信息；DDR3SDRAM控制器106与乒乓写控制器104相连接，用于记录乒乓写控制器的缓存控制信息，并控制乒乓写控制器104对缓存数据进行缓存操作处理，并对所述缓存控制信息进行发送；乒乓读控制器105与DDR3SDRAM控制器106相连本文档来自技高网...

【技术保护点】
一种基于乒乓操作结构控制数据缓存的缓存系统，其特征在于，包括：现场可编程门阵列FPGA和两组DDR3SDRAM芯片组，其中，所述FPGA包括：设置在所述FPGA上的数据输入接口、乒乓写控制器、乒乓读控制器、DDR3SDRAM控制器以及数据存储器，其中：所述数据输入接口接收外部发送来的缓存数据，并将所述缓存数据发送至所述乒乓写控制器；所述乒乓写控制器与所述数据输入接口相连接，用于接收所述数据输入接口发送的缓存数据并进行所述缓存数据的写操作，并存储缓存控制信息；所述DDR3SDRAM控制器与所述乒乓写控制器相连接，用于记录所述乒乓写控制器的缓存控制信息，并控制所述乒乓写控制器对所述缓存数据进行缓存操作处理，并对所述缓存控制信息进行发送；所述乒乓读控制器与所述DDR3SDRAM控制器相连接，用于接收所述DDR3SDRAM控制器发送的缓存控制信息，并对所述缓存数据进行读操作；所述数据存储器与所述乒乓读控制器相连接，用于接收所述乒乓读控制器进行读操作后的缓存数据，并对所述读操作后的缓存数据进行存储；所述两组DDR3SDRAM芯片组分别与所述DDR3SDRAM控制器相连接，用于扩充缓存空间，对所述读操作后的缓存数据进行异步存储。...

【技术特征摘要】
1.一种基于乒乓操作结构控制数据缓存的缓存系统，其特征在于，包括：现场可编程门阵列FPGA和两组DDR3SDRAM芯片组，其中，所述FPGA包括：设置在所述FPGA上的数据输入接口、乒乓写控制器、乒乓读控制器、DDR3SDRAM控制器以及数据存储器，其中：所述数据输入接口接收外部发送来的缓存数据，并将所述缓存数据发送至所述乒乓写控制器；所述乒乓写控制器与所述数据输入接口相连接，用于接收所述数据输入接口发送的缓存数据并进行所述缓存数据的写操作，并存储缓存控制信息；所述DDR3SDRAM控制器与所述乒乓写控制器相连接，用于记录所述乒乓写控制器的缓存控制信息，并控制所述乒乓写控制器对所述缓存数据进行缓存操作处理，并对所述缓存控制信息进行发送；所述乒乓读控制器与所述DDR3SDRAM控制器相连接，用于接收所述DDR3SDRAM控制器发送的缓存控制信息，并对所述缓存数据进行读操...

【专利技术属性】
技术研发人员：张瑶，
申请(专利权)人：北京润科通用技术有限公司，
类型：新型
国别省市：北京,11