一种高分辨率图像采集与处理装置制造方法及图纸

一种高分辨率图像采集与处理装置，包括图像获取模块、LVDS串并转换模块、数据映射模块、图像裁剪模块、多路同步模块、通信控制模块、图像处理模块、输出显示模块和外设；LVDS串并转换模块，用于对LVDS每个通道数据分别进行解串化，从串行数据流中恢复时钟信号并解调还原数据；数据映射模块，用于根据LVDS高速传输协议，将各个差分通道解析出来的各比特数据进行对齐、解数据帧和组合映射操作；图像裁剪模块，用于解析和裁剪高分辨率图像，输出多路小帧图像；多路同步模块，用于对多路小帧图像数的同步操作，将同步后的图像数据在同一时间并行传输给主处理器的视频输入接口。本发明专利技术实时处理高分辨率图像、适用性良好、灵活性较高。

A high resolution image acquisition and processing device

A high resolution image acquisition and processing device, including image acquisition module, LVDS serial parallel conversion module and data mapping module, image clipping module, multi-channel synchronization module, communication control module, image processing module, output module and peripherals; serial parallel conversion module LVDS, LVDS for each channel data were deserializer and restore data from the serial data stream to recover clock signal and demodulation; data mapping module, according to the LVDS high-speed transmission protocol, the difference of each bit data channel out of alignment, analytical solutions according to the frame and the combination of mapping operation; image clipping module for parsing and cutting high resolution images, multi output small frame image; multi channel synchronous module for synchronous operation of multiple small frame number, the image data synchronization at the same time parallel transmission Video input interface to main processor. The method has the advantages of good adaptability and high flexibility in real-time processing of high resolution images.

【技术实现步骤摘要】
一种高分辨率图像采集与处理装置
本专利技术涉及图像处理、安防、视频监控等相关领域，尤其涉及一种高分辨率图像采集与处理装置。
技术介绍
随着计算机视觉与图像处理技术的不断发展及其应用领域的扩大，人们对于高分辨率、高清晰度视频/图像的需求也不断增大。众所周知，固定分辨率的图像在经过多级放大以后，会出现失真的情况，研究人员针对这种情况，一般有多种改进方案，第一种方案是前端采集的图像分辨率固定不变，在后端处理的时候采取改进插值算法等措施，使得图像在一定程度上可以继续，使图像失真保持在一个可以容忍的范围，但是这种方法的不足之处在于，在图像继续放大到一定倍数的情况下，还会出现噪点，即马赛克现象。另外一种改进方法就是通过提高前端CCD/CMOS图像传感器采集图像的分辨率，因为分辨率提高，在同尺寸显示屏幕大小的情况下，每英寸所拥有的像素点数目越多即密度越高，单位像素点就会比较小，图像细节也就会越丰富，所呈现出的清晰度也越高。目前，传输高分辨率图像多采用串行接口，如LVDS(LowVoltageDifferentialSignaling，低电压差分接口)接口，该接口采用差分传输，抗干扰强。每个通道的传输速率可达1Gb/s，且传输距离远，可实现高速度、低功耗数据传输。针对视频图像处理的主流开发平台多采用DSP(DigitalSignalProcessor)等处理器，若采用上述第二种改进方法，则需要采用具有高带宽视频输入接口的处理器，而众多性能相对较低的应用处理器，其视频输入接口很难满足高分辨率乃至超高分辨率图像传输像素时钟的需求，更无法达到实时处理高分辨率图像的需求。当前，市场上存在可以直接采集高分辨率图像的FPGA处理器，该处理器性能强大，可拥有高达64通道的LVDS接口，高带宽，可以采集超高分辨率的图像数据，其内部集成高性能DSP核，也可以进行相关算法处理。然而这种芯片最大的不足在于价格昂贵，对于消费领域的产品来说，难以控制产品成本，且研发难度大。
技术实现思路
为了克服已有图像处理装置的对高分辨率图像实时处理的能力较差、适用性较差、灵活性较差的不足，本专利技术提供一种实时处理高分辨率图像、适用性良好、灵活性较高的高分辨率图像采集与处理装置。本专利技术解决其技术问题所采用的技术方案是：一种高分辨率图像采集与处理装置，所述装置包括图像获取模块、LVDS串并转换模块、数据映射模块、图像裁剪模块、多路同步模块、通信控制模块、图像处理模块、输出显示模块和外设。所述图像获取模块，用于配置图像传感器的工作参数；所述LVDS串并转换模块，用于对LVDS每个通道数据分别进行解串化，从串行数据流中恢复时钟信号，并解调还原数据；所述数据映射模块，用于根据LVDS高速传输协议，将各个差分通道解析出来的各比特数据进行对齐、解数据帧和组合映射操作；所述图像裁剪模块，用于对高分辨率图像的裁剪与同步，包括时序控制单元、图像裁剪单元和存储单元；所述时序控制单元，用于为裁剪出来的图像数据添加行、场信号，控制各个异步FIFO读/写操作以及数据选择；所述图像裁剪单元，用于解析和裁剪上述并行数据，去除图像数据的非有效数据部分，并根据主处理器的视频输入接口所能承受的最大输入时钟或带宽，对各行信号进行分割裁剪操作，最终输出裁剪后的多路小帧图像数据；所述存储单元，用于实现对图像数据进行缓存，用于对映射模块输出的图像数据进行暂时的存储及缓冲，使用异步FIFO缓冲实现，以及对裁剪模块输出的图像数据进行暂时的存储及缓冲；所述多路同步模块，用于对上述多路小帧图像数的同步操作，将同步后的图像数据在同一时间并行传输给主处理器的视频输入接口；所述通信控制模块，用于实现各处理器之间的通信；所述图像处理模块，用于实现图像缩放处理；所述输出显示模块，用于实现图像显示；所述外设包括按键控制单元、指示灯、蜂鸣器和串行通信单元。进一步，所述图像获取模块包括镜头，CCD/CMOS图像传感器，图像采集单元；所述镜头是将拍摄景物在传感器上成像的器件，由多片透镜组成；所述CCD/CMOS图像传感器是将捕捉到的光源信号转化为数字信号的设备；所述图像采集单元由可编程逻辑器件实现，通过对CCD/CMOS图像传感器的工作参数进行配置，采集高分辨率的图像。再进一步，所述图像获取模块中，所述工作参数包括输出的视频格式、分辨率、帧率、曝光率、增益以及像素输出频率。更进一步，所述通信控制模块中，主处理器与FPGA之间的通信，包括对分辨率和帧率参数配置要求，通信协议选用I2CSPI或UART。本专利技术的技术构思为：本专利技术提出使用FPGA等可编程逻辑器件对高分辨率图像裁剪的方案，通过FPGA对高分辨率图像进行采集、解析、裁剪、同步，以改善主处理器无法采集高分辨率图像的情况，既可以达到实时处理高分辨率图像的需求，又可以降低产品成本。本专利技术提供一种基于高分辨率图像裁剪的方法以适应具有低带宽视频输入接口的应用处理器。具体来说，该系统根据应用处理器的视频输入端口所能承受的最大输入时钟频率/带宽，通过FPGA(现场可编程门阵列)/PLD(可编程逻辑器件)/CPLD(复杂可编程逻辑器件)等对高分辨率图像进行解析及裁剪，再经过主处理器(带有ISP的多个应用处理器，或者多个ISP+带有多路视频输入接口的处理器)对裁剪后的图像进行相关处理，最后输出高清晰度图像，从而改善显示画质，提升用户体验。本专利技术的有益效果主要表现在：充分利用FPGA的并行处理能力，采用面积换速度、串/并转换等思想，实时处理高分辨率的图像，以适应各类具有视频接口的应用处理器，灵活性好。附图说明图1是本专利技术实施例中采集模块的结构示意图；图2是本专利技术实施例中图像裁剪区域示意图；图3是本专利技术实施例中高分辨率图像采集/处理装置的功能框图；图4是本专利技术实施例中FPGA内部功能实现框图；图5是本专利技术实施例中待裁剪的原始的H/V信号示意图；图6是本专利技术实施例中经过裁剪处理后输出的H/V信号示意图；图7是本专利技术实施例中经过裁剪处理后输出的图像数据示意图；图8是本专利技术实施例中多路同步原理示意图；图9是本专利技术实施例中多路同步模块具体实现流程图；图10是本专利技术实施例中经过多路同步模块同步后的H/V信号和图像数据示意图；图11是本专利技术实施例中实现面积与速度互换原则实现示意图，具体实施方式下面结合附图对本专利技术作进一步描述。参照图1～图11，一种高分辨率图像采集与处理装置，包括图像获取模块、LVDS串并转换模块、数据映射模块、图像裁剪模块、多路同步模块、通信控制模块、图像处理模块、输出显示模块和外设。所述图像获取模块，其主要作用是配置图像传感器的工作参数，包括输出的视频格式、分辨率、帧率、曝光率、增益以及像素输出频率等参数。该模块主要包括镜头，CCD/CMOS图像传感器，图像采集单元。镜头是将拍摄景物在传感器上成像的器件，由多片透镜组成，镜头的好坏直接影响采集图像的色彩还原性和层次感，镜头片数越多，成像就越真实。所述CCD/CMOS图像传感器是一种将捕捉到的光源信号转化为数字信号的设备，可以原始数据(RAWData)的格式输出。图像传感器是决定图像质量的最关键因素。所述图像采集单元也可称为参数设置单元，可由可编程逻辑器件实现。主要通过对CCD/CMOS图像传感器的工作参数进行配置，采集高分辨率的本文档来自技高网...

【技术保护点】
一种高分辨率图像采集与处理装置，其特征在于：所述装置包括图像获取模块、LVDS串并转换模块、数据映射模块、图像裁剪模块、多路同步模块、通信控制模块、图像处理模块、输出显示模块和外设；所述图像获取模块，用于配置图像传感器的工作参数；所述LVDS串并转换模块，用于对LVDS每个通道数据分别进行解串化，从串行数据流中恢复时钟信号，并解调还原数据；所述数据映射模块，用于根据LVDS高速传输协议，将各个差分通道解析出来的各比特数据进行对齐、解数据帧和组合映射操作；所述图像裁剪模块，用于对高分辨率图像的裁剪与同步，包括时序控制单元、图像裁剪单元和存储单元；所述时序控制单元，用于为裁剪出来的图像数据添加行、场信号，控制各个异步FIFO读/写操作以及数据选择；所述图像裁剪单元，用于解析和裁剪上述并行数据，去除图像数据的非有效数据部分，并根据主处理器的视频输入接口所能承受的最大输入时钟或带宽，对各行信号进行分割裁剪操作，最终输出裁剪后的多路小帧图像数据；所述存储单元，用于实现对图像数据进行缓存，用于对映射模块输出的图像数据进行暂时的存储及缓冲，使用异步FIFO缓冲实现，以及对裁剪模块输出的图像数据进行暂时的存储及缓冲；所述多路同步模块，用于对上述多路小帧图像数据的同步操作，将同步后的图像数据在同一时间并行传输给主处理器的视频输入接口；所述通信控制模块，用于实现各处理器之间的通信；所述图像处理模块，用于实现图像缩放等算法；所述输出显示模块，用于实现图像显示；所述外设包括按键控制单元、指示灯、蜂鸣器和串行通信单元。...

【技术特征摘要】
1.一种高分辨率图像采集与处理装置，其特征在于：所述装置包括图像获取模块、LVDS串并转换模块、数据映射模块、图像裁剪模块、多路同步模块、通信控制模块、图像处理模块、输出显示模块和外设；所述图像获取模块，用于配置图像传感器的工作参数；所述LVDS串并转换模块，用于对LVDS每个通道数据分别进行解串化，从串行数据流中恢复时钟信号，并解调还原数据；所述数据映射模块，用于根据LVDS高速传输协议，将各个差分通道解析出来的各比特数据进行对齐、解数据帧和组合映射操作；所述图像裁剪模块，用于对高分辨率图像的裁剪与同步，包括时序控制单元、图像裁剪单元和存储单元；所述时序控制单元，用于为裁剪出来的图像数据添加行、场信号，控制各个异步FIFO读/写操作以及数据选择；所述图像裁剪单元，用于解析和裁剪上述并行数据，去除图像数据的非有效数据部分，并根据主处理器的视频输入接口所能承受的最大输入时钟或带宽，对各行信号进行分割裁剪操作，最终输出裁剪后的多路小帧图像数据；所述存储单元，用于实现对图像数据进行缓存，用于对映射模块输出的图像数据进行暂时的存储及缓冲，使用异步FIFO缓冲实现，以及对裁剪模块输出的图像数据进行暂时的存储及缓冲；所述...

【专利技术属性】
技术研发人员：郑雅羽，张亮亮，陈超，
申请(专利权)人：浙江工业大学，
类型：发明
国别省市：浙江,33