一种低合路损耗的Doherty合路电路和方法技术

本发明专利技术公开了一种低合路损耗的Doherty合路电路和方法,该合路电路包括：功率合成子电路和两个输出参数相同的Doherty子电路；功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元；合路匹配单元用于分别对两个Doherty子电路的输出阻抗进行阻抗变换，使得输出端的输出阻抗与后续电路阻抗匹配，还用于两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同，该电路结构简单，在提高合路电路输出功率的基础上，减少元器件的插入损耗，降低合路损耗，提高电路的工作效率，同时也减少了布板面积。

Low coupling loss Doherty circuit and method

The invention discloses a low path loss Doherty combiner circuit and method, the circuit includes: Doherty sub circuit of the same parameter power synthesis sub circuit and two output; power synthesis sub circuit comprises two inputs, one output end and connected to the input end and output end road the match between the output signals of each sub unit; Doherty circuit with the corresponding input end connected into the path matching unit; path matching unit for each of the two Doherty sub circuit output impedance of the output impedance transformer, output impedance and impedance matching circuit, but also for the two output Doherty signal sub circuit for signal path when matching at the output, the power and the phase two Doherty sub circuit signal output are the same, the circuit structure is simple, In the foundation of improving the output power combiner circuit, reduce component insertion loss, reduce road loss, improve the working efficiency of the circuit, but also reduce the layout area.

【技术实现步骤摘要】
一种低合路损耗的Doherty合路电路和方法
本专利技术涉及通信领域，尤其涉及一种低合路损耗的Doherty合路电路和方法。
技术介绍
目前，随着无线通讯市场竞争的日益激烈，基站产品的性能高低成为业内竞争的主要焦点。而功率放大器(简称功放)作为基站的重要组成部分，直接关系着基站发射信号的质量和通信效果。为了提高传输速率，更加有效地利用频谱资源，现阶段基站广泛采用OFDM、WCDMA、LTE等高峰均比调制方式，因此要求功放在高峰均比的条件下正常工作，不但要满足线性指标要求，同时需要到达较高的工作效率，现阶段Doherty功放配合数字预失真技术(DPD)可以较好地满足上述要求，因此，Doherty功放成为目前基站应用的研究热点。为了提高基站覆盖范围，满足基站不断增加的输出功率要求，目前主要采用增加Doherty路数如3路Doherty、4路Doherty或采用多个双路Doherty进行功率合成的方法来增加功率放大器输出功率。现有基站采用的3路或4路Doherty功放，多路Doherty功放由3到4个功放管组成，分为主功放和辅助功放。输入信号经过分离后分别送入主功放和辅助功放，经放大后再合本文档来自技高网...

【技术保护点】
一种低合路损耗的Doherty合路电路,其特征在于，包括：功率合成子电路和两个输出参数相同的Doherty子电路；所述功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；各个所述Doherty子电路的输出信号通过与之一一对应连接的输入端进入所述合路匹配单元；所述合路匹配单元用于分别对所述两个Doherty子电路的输出阻抗进行阻抗变换，使得所述输出端的输出阻抗与后续电路阻抗匹配，还用于所述两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达所述输出端的所述两个Doherty子电路的信号的功率和相位分别相同。

【技术特征摘要】
1.一种低合路损耗的Doherty合路电路,其特征在于，包括：功率合成子电路和两个输出参数相同的Doherty子电路；所述功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；各个所述Doherty子电路的输出信号通过与之一一对应连接的输入端进入所述合路匹配单元；所述合路匹配单元用于分别对所述两个Doherty子电路的输出阻抗进行阻抗变换，使得所述输出端的输出阻抗与后续电路阻抗匹配，还用于所述两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达所述输出端的所述两个Doherty子电路的信号的功率和相位分别相同。2.如权利要求1所述的低合路损耗的Doherty合路电路，其特征在于，每个所述Doherty子电路包含并联连接的N路支路电路，N为大于等于1的正整数，其中一条支路电路是主功放电路，其它支路电路是参数相同的辅助功放电路。3.如权利要求2所述的低合路损耗的Doherty合路电路，其特征在于，所述合路匹配单元包括两个λ/4微带线，所述输出端和各个所述输入端之间设置有一个所述λ/4微带线，λ为中心频率信号的波长。4.如权利要求3所述的低合路损耗的Doherty合路电路，其特征在于，所述λ/4微带线的阻抗为Za，所述Doherty子电路合路点阻抗为Zb，所述后续电路的负载阻抗为Zc，则Za满足Za2＝2*Zb*Zc。5.如权利要求1-4任一项所述的低合路损耗的Doherty合路电路，其特征在于，所述功率合成子电路还包括隔离单元，所述隔离单元设置在所述两个输入端和所述合路匹配单...

【专利技术属性】
技术研发人员：杨宝娣，余敏德，秦天银，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44