用于提供背景实时二阶输入拦截点校准的装置和方法制造方法及图纸

公开了一种装置和方法。所述方法包括对同相混频器(I混频器)的输出进行过滤；对正交相位混频器(Q混频器)的输出进行过滤；对第一低通滤波器(LPF)的输出进行转换；对第二LPF的输出进行转换；对第一模数转换器(ADC)的输出进行缓冲；对第二ADC的输出进行缓冲；对发射器信号进行缓冲；从发射器(TX)数据捕捉缓冲器的输出生成基准信号；从基准信号去除DC；根据第一接收器(RX)数据捕捉缓冲器的输出、第二RX数据捕捉缓冲器的输出、DC去除单元的输出、以及I混频器数模转换器(DAC)代码和Q混频器DAC代码中的每一个的预定步长自适应地调谐I混频器DAC代码和Q混频器DAC代码。

Apparatus and method for providing background real-time two order input intercept point calibration

A device and method are disclosed. The method comprises the in-phase mixer (I mixer) filter output; of orthogonal phase mixer (Q mixer) filter output; on the first low pass filter (LPF) output conversion; output of second LPF conversion; the first analog-to-digital converter (ADC) output buffer output; on the second ADC buffer; buffer of transmitter signal from the transmitter (TX); data output generated reference signal capture buffer; the removal of DC from the reference signal; according to the first receiver (RX) data capture buffer output, second RX data capture buffer output, DC, and I removal unit output analog mixer converter (DAC) code and Q mixer DAC of each of a predetermined step size adaptively tuned I mixer DAC code and Q code mixer DAC.

【技术实现步骤摘要】
用于提供背景实时二阶输入拦截点校准的装置和方法优先权本申请要求在美国专利及商标局于2016年3月18日提交的美国临时专利申请号62/310,174和2016年5月17日提交的美国申请号15/156,986在35U.S.C.§119(e)下的优先权，其全部内容通过引用结合在此。
本公开总体上涉及用于提供二阶拦截点(IIP2)校准的装置和方法，并且更具体地涉及用于提供背景实时IIP2校准的装置和方法。
技术介绍
IIP2校准是由于发射器与接收器之间的有限隔离而对蜂窝频分双工(FDD)系统的严格要求。由于在IIP2校准期间同相路径(I路径)与正交相位路径(Q路径)之间的强烈依赖性，频繁地进行穷举搜索从而找到最优数模转换器(DAC)代码，所述最佳数模转换器代码同时使I路径与Q路径二阶互调(IM2)音调幅度最小化。穷举搜索会耗费时间。可替代地，可以进行迭代搜索。然而，由于IQ路径依赖形，迭代搜索方法在少数迭代中遭遇收敛性问题。初始的最优混频器DAC代码可以在工厂校准期间预设。由于工艺和/或温度变化，实际的实时最优混频器DAC代码可能偏离初始的预设混频器DAC代码。专利技术内容根据一个实施例，一本文档来自技高网...

【技术保护点】
一种装置，包括：第一低通滤波器(LPF)，包括与同相混频器(I混频器)的输出端连接的输入端、以及输出端；第二LPF，包括与正交相位混频器(Q混频器)的输出端连接的输入端、以及输出端；第一模数转换器(ADC)，包括与所述第一LPF的输出端连接的第一输入端、以及输出端；第二ADC，包括与所述第二LPF的输出端连接的第一输入端、以及输出端；第一接收器(RX)数据捕捉缓冲器，包括与所述第一ADC的输出端连接的输入端、以及输出端；第二RX数据捕捉缓冲器，包括与所述第二ADC的输出端连接的输入端、以及输出端；直流(DC)去除单元，包括与所述第一RX数据捕捉缓冲器的输出端连接的第一输入端、与所述第二RX数据...

【技术特征摘要】
2016.03.18 US 62/310,174;2016.05.17 US 15/156,9861.一种装置，包括：第一低通滤波器(LPF)，包括与同相混频器(I混频器)的输出端连接的输入端、以及输出端；第二LPF，包括与正交相位混频器(Q混频器)的输出端连接的输入端、以及输出端；第一模数转换器(ADC)，包括与所述第一LPF的输出端连接的第一输入端、以及输出端；第二ADC，包括与所述第二LPF的输出端连接的第一输入端、以及输出端；第一接收器(RX)数据捕捉缓冲器，包括与所述第一ADC的输出端连接的输入端、以及输出端；第二RX数据捕捉缓冲器，包括与所述第二ADC的输出端连接的输入端、以及输出端；直流(DC)去除单元，包括与所述第一RX数据捕捉缓冲器的输出端连接的第一输入端、与所述第二RX数据捕捉缓冲器的输出端连接的第二输入端、第一输出端、和第二输出端；自适应调谐模块，包括与所述DC去除单元的第一输出端连接的第一输入端、与所述DC去除单元的第二输出端连接的第二输入端、第三输入端、用于接收所述I混频器和所述Q混频器中的每一个的预定步长的第四输入端、与所述I混频器的第二输入端连接的第一输出端、以及与所述Q混频器的第二输入端连接的第二输出端；发射器(TX)数据捕捉缓冲器，包括输入端、和输出端；以及基准发生器，包括与所述TX数据捕捉缓冲器的输出端连接的输入端、以及与所述自适应调谐模块的第三输入端连接的输出端。2.如权利要求1所述的装置，其中，所述自适应调谐模块包括：互相关单元，包括作为所述自适应调谐模块的第一输入端的第一输入端、作为所述自适应调谐模块的第二输入端的第二输入端、作为所述自适应调谐模块的第三输入端的第三输入端、和输出端；自适应更新单元，包括与所述互相关单元的输出端连接的输入端、和输出端；乘法器，包括与所述自适应更新单元的输出端连接的第一输入端、用于接收所述I混频器和所述Q混频器中的每一个的预定步长的第二输入端、以及输出端；加法器，包括与所述乘法器的输出端连接的第一输入端、第二输入端、以及输出端；累加器，包括与所述加法器的输出端连接的输入端、以及与所述加法器的第二输入端连接的输出端；以及舍入单元，包括与所述累加器的输出端连接的输入端、第一输出端、和第二输出端。3.如权利要求2所述的装置，其中，所述自适应更新单元被配置成用于：计算stepx＝cross_val_I×cos(θ0)-cross_val_Q×sin(θ0)；stepy＝cross_val_I×sin(θ0)+cross_val_Q×cos(θ0)；dac_code_I＝round(dac_code_acc_I)；和dac_code_Q＝round(dac_code_acc_Q),其中，θ0是基于所捕捉的数据的离散傅里叶变换(DFT)的虚部幅度的二阶互调(IM2)音调幅度、I混频器数模转换器(DAC)代码、和Q混频器DAC代码的绘图的谷点线的斜率，其中，cross_val_I是所述基准信号与所接收信号的实部之间的互相关，cross_val_Q是所述基准信号与所接收信号的虚部之间的互相关，μ是预定数字；dac_code_acc_I是I混频器DAC代码的累加，dac_code_acc_Q是Q混频器DAC代码的累加，dac_code_I是dac_code_acc_I的舍入，并且其中，dac_code_Q是dac_code_acc_Q的舍入，并且其中，所述舍入是向上或向下；并且如果dac_code_acc_I和dac_code_acc_Q每个收敛，则终止处理，否则更新dac_code_acc_I和dac_code_acc_Q，在所述TX数据捕捉缓冲器中标识下一次数据捕捉，并由所述基准发生器从所述TX数据捕捉缓冲器的输出生成所述基准信号。4.如权利要求1所述的装置，其中，所述自适应调谐模块包括：第一乘法器，包括作为所述自适应调谐模块的第一输入端的第一输入端、作为所述自适应调谐模块的第二输入端的第二输入端、作为所述自适应调谐模块的第三输入端的第三输入端、和输出端；自适应更新单元，包括与所述第一乘法器的输出端连接的输入端、和输出端；第二乘法器，包括与所述自适应更新单元的输出端连接的第一输入端、用于接收所述I混频器和所述Q混频器中的每一个的预定步长的第二输入端、以及输出端；加法器，包括与所述第二乘法器的输出端连接的第一输入端、第二输入端、以及输出端；累加器，包括与所述加法器的输出端连接的输入端、以及与所述加法器的第二输入端连接的输出端；以及舍入单元，包括与所述累加器的输出端连接的输入端、第一输出端、和第二输出端。5.如权利要求1所述的装置，进一步包括：所述I混频器，包括第一输入端、用于接收I混频器数模转换器(DAC)代码的第二输入端、以及输出端；以及所述Q混频器，包括与所述I混频器的第一输入端连接的第一输入端、用于接收Q混频器DAC代码的第二输入端、以及输出端；其中，根据通过基于所捕捉的数据的离散傅里叶变换(DFT)的实部幅度的二阶互调(IM2)音调幅度、I混频器数模转换器(DAC)代码、和Q混频器DAC代码的绘图的谷点线，以及基于所捕捉数据的DFT的虚部幅度的IM2音调幅度、I混频器DAC代码、和Q混频器DAC代码的绘图的谷点线建立的多个区域，所述I混频器和所述Q混频器中的每一个的步长是以下情况之一：对于所述I混频器和所述Q混频器中的每一个相等或与所述I混频器和所述Q混频器中的每一个的至少一个不同。6.一种装置，包括：第一低通滤波器(LPF)，包括与同相混频器(I混频器)的输出端连接的输入端、以及输出端；第二LPF，包括与正交相位混频器(Q混频器)的输出端连接的输入端、以及输出端；第一模数转换器(ADC)，包括与所述第一LPF的输出端连接的第一输入端、以及输出端；第二ADC，包括与所述第二LPF的输出端连接的第一输入端、以及输出端；第一接收器(RX)数据捕捉缓冲器，包括与所述第一ADC的输出端连接的输入端、以及输出端；第二RX数据捕捉缓冲器，包括与所述第二ADC的输出端连接的输入端、以及输出端；自适应调谐模块，包括与所述第一RX数据捕捉缓冲器的输出端连接的第一输入端、与所述第二RX数据捕捉缓冲器的输出端连接的第二输入端、第三输入端、用于接收所述I混频器和所述Q混频器中的每一个的预定步长的第四输入端、与所述I混频器的第二输入端连接的第一输出端、以及与所述Q混频器的第二输入端连接的第二输出端；发射器(TX)数据捕捉缓冲器，包括输入端、和输出端；基准发生器，包括与所述TX数据捕捉缓冲器的输出端连接的输入端、以及输出端；以及直流(DC)去除单元，包括与所述基准发生器的输出端连接的输入端、以及与所述自适应调谐模块的第三输入端连接的输出端。7.如权利要求6所述的装置，其中，所述自适应调谐模块包括：互相关单元，包括作为所述自适应调谐模块的第一输入端的第一输入端、作为所述自适应调谐模块的第二输入端的第二输入端、作为所述自适应调谐模块的第三输入端的第三输入端、和输出端；自适应更新单元，包括与所述互相关单元的输出端连接的输入端、和输出端；乘法器，包括与所述自适应更新单元的输出端连接的第一输入端、用于接收所述I混频器和所述Q混频器中的每一个的预定步长的第二输入端、以及输出端；加法器，包括与所述乘法器的输出端连接的第一输入端、第二输入端、以及输出端；累加器，包括与所述加法器的输出端连接的输入端、以及与所述加法器的第二输入端连接的输出端；以及舍入单元，包括与所述累加器的输出端连接的输入端、第一输出端、和第二输出端。8.如权利要求7所述的装置，其中，所述自适应更新单元被配置成用于：计算stepx＝cross_val_I×cos(θ0)-cross_val_Q×sin(θ0)；stepy＝cross_val_I×sin(θ0)+cross_val_Q×cos(θ0)；dac_code_I＝round(dac_code_acc_I)；和dac_code_Q＝round(dac_code_acc_Q),其中，θ0是基于所捕捉的数据的离散傅里叶变换(DFT)的虚部幅度的二阶互调(IM2)音调幅度、I混频器数模转换器(DAC)代码、和Q混频器DAC代码的绘图的谷点线的斜率，其中，cross_val_I是所述基准信号与所接收信号的实部之间的互相关，cross_val_Q是所述基准信号与所接收信号的虚部之间的互相关，μ是预定数字；dac_code_acc_I是I混频器DAC代码的累加，dac_code_acc_Q是Q混频器DAC代码的累加，dac_code_I是dac_code_acc_I的舍入，并且其中，dac_code_Q是dac_code_acc_Q的舍入，并且其中，所述舍入是向上或向下；并且如果dac_code_acc_I和dac_code_acc_Q每个收敛，则终止处理，否则更新dac_code_acc_I和dac_code_acc_Q，在所述TX数据捕捉缓冲器中标识下一次数据捕捉，并返回由所述基准发生器从所述TX数据捕捉缓冲器的输出生成所述基准信号。...

【专利技术属性】
技术研发人员：周全，杨志宇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR