利用多个关键尺寸的侧壁图像转移制造技术

本发明专利技术的实施例提供在具有多个关键尺寸的侧壁图像转移过程中形成半导体器件的方法。所述方法包括在多个芯棒上方形成多级介电层，多级介电层具有覆盖多个芯棒的多个区域，多级介电层的多个区域具有不同的厚度；通过应用定向蚀刻过程将多级介电层的多个区域蚀刻成间隔，间隔紧挨着多个芯棒的侧壁形成并且具有与多级介电层的多个区域的不同的厚度对应的不同的宽度；移除在间隔中间的多个芯棒；并且将间隔的底部图像转移到间隔下面的一个或多个层中。

The sidewall images are transferred using multiple critical dimensions

Embodiments of the present invention provide a method of forming a semiconductor device in a side wall image transfer process having a plurality of critical dimensions. The method comprises forming a dielectric layer on top of the multi-stage multi core multi dielectric layer has a plurality of regions covering multiple core multiple regions, multiple dielectric layers with different thickness; multiple area etching dielectric layer into a multistage interval through the application of directional etching process, close to the interval the side walls of a plurality of mandrel formed and has a width of different thickness corresponding to multiple regions and multi-level of the dielectric layer; removing in multiple intervals and middle mandrel; the bottom of the image transfer to the interval interval of one or more of the following layers.

【技术实现步骤摘要】
【国外来华专利技术】对相关申请的交叉引用本申请要求2011年10月6日提交的题为“SidewallImageTransferProcesswithMultipleCriticalDimensions”的美国专利申请S/N:13/267,198的优先权，其全部内容通过引用合并于此。
本专利技术涉及半导体器件制造的领域。具体地，涉及适合于形成半导体器件的多个关键尺寸的改进的侧壁图像转移过程。
技术介绍
半导体器件制造包括器件图案化过程的各种步骤。例如，半导体芯片的制造可以从例如多个CAD（计算机辅助设计）产生的器件图案开始，其后继之以努力在基板中复制这些器件图案。复制过程可以涉及曝光技术，和各种减去（蚀刻）和/或添加（沉积）材料过程工序的使用。例如，在光刻过程中，光致抗蚀剂材料层可以首先被施加在基板的顶部，并且然后根据预定器件图案或多个图案选择性地曝光。暴露于光或其它电离辐射（例如，紫外线、电子束、X射线，等等)的光致抗蚀剂部分可以在它们到某些溶液的溶解度方面经历一些变化。光致抗蚀剂然后可以在显影剂溶液中显影，从而移除抗蚀剂层的未被照射的（在负抗蚀剂中）或照射的（在正抗蚀剂中）部分，以产生光致抗蚀剂图案或光掩模。光致抗蚀剂图案或光掩模随后可以被复制或转移到在光致抗蚀剂图案下面的基板。随着在可用于单个半导体器件的半导体晶片中不动产的连续缩小和收缩，工程师经常面对如何迎接市场对日益提高的器件密度的需求的挑战。对于低于80nm间距的图案化，一个技术是通过叫做侧壁图像转移（SIT），其也称为侧壁间隔图像转移的技术实现两倍的图案密度。在传统的SIT过程中，通常在芯棒光刻显影之后执行诸如介电材料之类的间隔制作材料的垫层沉积并且然后通过定向蚀刻过程用间隔制作材料的垫层制作出间隔。但是，此过程一般仅仅产生具有沿着基板表面测量的相同宽度的一种类型的间隔，导致器件图案的仅仅一个关键尺寸被转移到基板下面。实际上，通常更期望器件的多个关键尺寸。
技术实现思路
本专利技术的实施例提供执行产生器件图案的多个关键尺寸的侧壁图像转移的方法。更具体地，该方法包括在多个芯棒上方形成多级介电层，多级介电层具有覆盖多个芯棒的多个区域，多级介电层的多个区域具有不同的厚度；通过施加定向蚀刻过程将多级介电层的多个区域蚀刻成为间隔，所述间隔紧挨着多个芯棒的侧壁形式并且具有与多级介电层的多个区域的不同厚度对应的不同宽度；移除在间隔中间的多个芯棒；以及将间隔的底部图像转移到间隔下面的一个或多个层中。根据一个实施例，形成多级介电层包括在多个芯棒上方形成基本上共形的介电层；利用掩模覆盖基本上共形的介电层的第一部分，掩模可以是软的或硬的掩模；在蚀刻过程中蚀刻基本上共形的介电层的其余部分，所述其余部分是它的第二部分并且不被软的或硬的掩模覆盖，从而使得基本上共形的介电层的其余部分的厚度小于基本上共形的介电层的第一部分的厚度；以及移除软的或硬的掩模。根据另一个实施例，基本上共形的介电层包括至少第一和第二连续地沉积的介电材料层，并且其中蚀刻基本上共形的介电层的第二部分包括移除不被软的或硬的掩模覆盖的第二介电材料层以暴露它下面的第一介电材料层。在一个实施例中，第二层的介电材料不同于第一层的介电材料，并且通过对第一介电材料层选择性的蚀刻过程执行第二介电材料层的移除。根据另一个实施例，该方法还包括，在移除作为第一掩模的软的或硬的掩模之后，形成第二软的或硬的掩模以覆盖基本上共形的介电层的第三部分；在全向蚀刻过程中蚀刻基本上共形的介电层的其余部分，所述其余部分是它的第四部分并且不被第二软的或硬的掩模覆盖；以及移除第二软的或硬的掩模。在一个方面中，基本上共形的介电层的第三部分是先前被第一软的或硬的掩模覆盖的基本上共形的介电层的第一部分的一部分，并且其中基本上共形的介电层的第四部分的蚀刻在基本上共形的介电层的三个不同的区域中产生三个不同的厚度。在另一方面，基本上共形的介电层的第三部分是基本上共形的介电层的第一部分的一段和第二部分的一段的组合，并且其中基本上共形的介电层的第四部分的蚀刻在基本上共形的介电层的四个不同的区域中产生四个不同的厚度。根据一个实施例，在不同厚度的多个区域的每一个之内，多级介电层是基本上共形的介电层。根据另一个实施例，转移间隔的底部图像包括施加定向蚀刻过程以蚀刻掉所述一个或多个层的部分，由此间隔通过将间隔作为保护掩模施加而形成。附图说明从结合附图的下列具体实施方式中将更充分地理解并领会本发明，其中：图1-6是根据本专利技术的一个实施例的在形成半导体结构的方法中具有多个关键尺寸的半导体结构的横截面图的说明例示；图7是根据本专利技术的实施例的形成具有多个关键尺寸的半导体结构的方法的流程图例示；图8-10是根据本专利技术的另一个实施例的在形成半导体结构的方法中具有多个关键尺寸的半导体结构的横截面图的说明例示；图11（a）、（b）、（c）、和（d）是根据本专利技术的又一个实施例的在形成半导体结构的方法中具有多个关键尺寸的半导体结构的顶视图的说明例示；以及图12（a）、（b）、（c）、和（d）是根据本专利技术的一个实施例的在形成半导体结构的方法中具有多个关键尺寸的半导体结构的顶视图的说明例示。应当理解，为了例示的简单和清楚，附图中的元件不必然被按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件被放大。具体实施方式在下面详细描述中，阐述许多细节以便提供对本专利技术的各种实施例的彻底的了解。但是，应当理解没有这些细节可以实践本专利技术的实施例。为了不模糊本专利技术的本质和/或实施例的介绍，在下面详细描述中，在本领域中已知的一些过程步骤和/或操作可以被结合在一起以便展示和/或例示并且在有些情况下可以不被详细描述。在其它实例中，在本领域中已知的一些过程步骤和/或操作可以根本不被描述。此外，一些公知的器件过程技术可以不被详细描述，并且在有些情况下，可以引用其它发布的文章、专利、和/或专利申请以供参考以便不致模糊本专利技术的本质和/或实施例的描述。应当理解下列描述集中于本专利技术的各个实施例的特点和/或元件。图1-6是根据本专利技术的一个实施例的在形成半导体结构的方法中具有多个关键尺寸的半导体结构的横截面图的说明例示。在图1-6中，作为一些非限制的示例，半导体结构100可以是后端线BEOL互连结...

【技术保护点】
一种方法，包括：在多个芯棒（106、806）上方形成多级介电层（301、1001、图11（c）、图12（d）），所述多级介电层具有覆盖所述多个芯棒的多个区域（301a、301b），所述多级介电层的所述多个区域具有不同的厚度；通过施加定向蚀刻过程将所述多级介电层的所述多个区域蚀刻成间隔（401a、401b），所述间隔紧挨着所述多个芯棒的侧壁形成并且具有与所述多级介电层的所述多个区域的所述不同的厚度对应的不同的宽度；移除在所述间隔中间的所述多个芯棒；以及将所述间隔的底部图像转移到所述间隔下面的一个或多个层（103‑105）中。

【技术特征摘要】
【国外来华专利技术】2011.10.06 US 13/267,1981.一种方法，包括：
在多个芯棒（106、806）上方形成多级介电层（301、1001、图
11（c）、图12（d）），所述多级介电层具有覆盖所述多个芯棒的多
个区域（301a、301b），所述多级介电层的所述多个区域具有不同的
厚度；
通过施加定向蚀刻过程将所述多级介电层的所述多个区域蚀刻
成间隔（401a、401b），所述间隔紧挨着所述多个芯棒的侧壁形成并
且具有与所述多级介电层的所述多个区域的所述不同的厚度对应的
不同的宽度；
移除在所述间隔中间的所述多个芯棒；以及
将所述间隔的底部图像转移到所述间隔下面的一个或多个层
（103-105）中。
2.如权利要求1所述的方法，其中形成所述多级介电层包括：
在所述多个芯棒上方形成基本上共形的介电层（201、807、图11
（b）、图12（b））；
利用掩模（202、808、1120、1230）覆盖所述基本上共形的介电
层的第一部分；
在蚀刻过程中蚀刻所述基本上共形的介电层的其余部分，该其余
部分是所述基本上共形的介电层的第二部分并且不被所述掩模覆盖，
从而使得所述基本上共形的介电层的所述第二部分的厚度小于所述
基本上共形的介电层的所述第一部分的厚度；以及
移除所述掩模。
3.如权利要求2所述的方法，其中所述基本上共形的介电层包括
相继沉积的至少第一（1211）和第二（1221）介电材料层，并且其中
蚀刻所述基本上共形的介电层的所述第二部分包括移除未被所述掩

\t模（1230）覆盖的所述第二介电材料层以暴露它下面的所述第一介电
材料层。
4.如权利要求3所述的方法，其中所述第二层的所述介电材料不
同于所述第一层的所述介电材料，并且所述移除所述第二介电材料层
通过对所述第一介电材料层选择性的蚀刻过程执行。
5.如权利要求2所述的方法，在移除作为第一掩模的所述掩模之
后，还包括：
形成覆盖所述基本上共形的介电层的第三部分第二掩模（1002）；
在蚀刻过程中蚀刻所述基本上共形的介电层的其余部分，该其余
部分是所述基本上共形的介电层的第四部分并且不被所述第二掩模
覆盖；以及
移除所述第二掩模。
6.如权利要求5所述的方法，其中所述基本上共形的介电层的所
述第三部分是先前被所述第一掩模覆盖的所述基本上共形的介电层
的所述第一部分的一部分，并且其中所述基本上共形的介电层的所述
第四部分的所述蚀刻在所述基本上共形的介电层的三个不同的区域
中产生三个不同的厚度。
7.如权利要求5所述的方法，其中所述基本上共形的介电层的所
述第三部分是所述基本上共形的介电层的所述第一部分的区段和所
述第二部分的区段的组合，并且其中所述基本上共形的介电层的所述
第四部分的所述蚀刻在所述基本上共形的介电层的四个不同的区域
中产生四个不同的厚度。
8.如权利要求1所述的方法，其中在不同厚度的所述多个区域的
每一个之内，所述多级介电层是基本上共形的介电层。
9.如权利要求1所述的方法，其中转移所述间隔的底部图像包括
施加定向蚀刻过程以蚀刻掉所述一个或多个层的多个部分，由此所述
间隔通过将所述间隔作为保护掩膜施加来形成。
10.如权利要求1所述的方法，其中所述掩模是硬掩模。
11.一种方法，包括：
在多个芯棒上方形成基本上共形的介电层（201、807、图11（b）、
图12（b）），所述基本上共形的介电层具有覆盖所述多个芯棒的多
个区域；
将所述基本上共形的介电层转换成在所述多个区域中具有不同
的厚度的多级介电层（301、1001、图11（c...

【专利技术属性】
技术研发人员：S·拉古纳塔安，S·卡纳卡萨巴帕特伊，R·O·尤恩格，A·H·加伯尔，S·D·伯恩斯，E·C·迈克莱拉恩，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US