基于FPGA的时变基带多径信道模拟装置及方法制造方法及图纸

一种基于FPGA的时变基带多径信道模拟装置及方法，最主要解决现有技术中信道模型数学表达形式不够简洁，所需的运算量仍然很大，信道模拟装置硬件实现复杂度高，结构复杂，导致硬件平台难以搭建的问题。其装置包括信号输入模块、瑞利信道产生模块、多径叠加模块、信道输出模块。其步骤包括：(1)获取输入信号；(2)产生瑞利信道输出信号；(3)存储多径参数；(4)设置瑞利信道数目；(5)获得加延时信号；(6)获得多径总衰落信号；(7)获取输出信号。本发明专利技术具有结构简单，硬件实现资源少，多径参数可配置的优点，适用于各种无线通信系统的实际应用中。

FPGA based time-varying base band multipath channel simulation device and method

A FPGA based on the time-varying multipath channel baseband simulation apparatus and method, the main technology to solve the existing channel model mathematical expressions simple enough, the computational load is still large, the channel simulator hardware complexity, complex structure, difficult to build the hardware platform to. The device comprises a signal input module, a Rayleigh channel generation module, a multipath superposition module and a channel output module. The method comprises the following steps: (1) to obtain the input signal; (2) Rayleigh channel output signal; (3) storage multipath parameters; (4) setting the Rayleigh channel number; (5) obtained with time delay signal; (6) to obtain the total multipath fading signal; (7) to obtain the output signal. The invention has the advantages of simple structure, low hardware resource and multipath parameter configuration, and is suitable for the practical application of various wireless communication systems.

【技术实现步骤摘要】
基于FPGA的时变基带多径信道模拟装置及方法
本专利技术属于通信
，更进一步涉及无线通信中一种基于可编程逻辑门阵列FPGA(Field-ProgrammableGateArray)的时变基带多径信道模拟装置及方法。本专利技术可用于各种无线通信的实验中，实现对无线通信信道特性的模拟，使开发人员在实验室环境下就可以方便地测试无线通信系统的性能，减少无线通信系统的开发成本并缩短开发周期。
技术介绍
模拟无线通信信道技术主要是指对无线信道进行建模，并对无线信号添加多径时延、多径衰落、多普勒频偏和高斯白噪声的技术。无线信道的研究是无线通信研究工作的重要部分，所以模拟无线通信信道的研究不仅有理论意义还有非常大的实用价值。如何更加准确地建立无线信道模型，并对信号添加多径时延、多径衰落、多普勒频偏和高斯白噪声是研究模拟无线信道技术的重点，并且为了实用性更好，使信道能适用于更多场景，在设计模拟无线通信信道时还要考虑可以通过参数改变信道的多径特性。清华大学在其提出的专利申请文献“基带多径衰落信道模拟器”(申请日：2005.7.15，申请号CN200510012193.3，公告号CN1702986A)中公开了一种基带多径衰落信道模拟器。该模拟器首先基于多抽样率信号处理结构，通过对预存于存储单元中的固有最大多普勒频移的衰落信号进行分时复用读取，并且同时控制各条路径的读取速度来实现上采样操作，得到最大多普勒频移的衰落信号的并行输出，然后使信号的分路与延时在一个多径数字延时器中进行，通过控制多个串口的双口RAM的初始写地址和多个多路选择器的选择控制信号来产生具有不同时延功率谱结构的信道模型。该模拟器优点是能够产生多种不同的功率谱结构的信道，适用于多种无线信道环境，并且能较好地模拟基带多径衰落信道，但是，该装置仍然存在的不足之处是，不具有普遍适用性，难以模拟多种无线信道环境，而且硬件实现复杂度高，硬件资源消耗很大，结构复杂，导致硬件平台难以搭建。Kuo-hsienLiang等人在其发表的论文“DesignandactualisationoftheimprovedJakesfadingchannel”([J].IETcommunications，2017,1,11)中提出了一种基于改进型杰克斯Jakes模型的多径时变信道实现方法。论文采用的多径时变信道实现方法是在杰克斯Jakes模型的基础上，通过引入一个随机变量，进行公式推导，将杰克斯Jakes模型改进成一种随机型信道模型，然后通过DDS发生器模拟信道各径的输出，最后将各径输出进行累加，得到多径时变信道输出，由于随机变量的存在，使得各径信道的输出互不相关。这种方法的优势是消除了信道多径之间的相关性，更贴近真实的无线信道，但是，该方法仍然存在的不足之处是，其瑞利信道模型的数学表达形式不够简洁，所需的运算量仍然很大。
技术实现思路
本专利技术的目的在于针对已有时变基带多径信道在硬件
的实现复杂度高，结构复杂的不足，提供一种基于FPGA的低复杂度、结构简单的时变基带多径信道模拟装置，该装置使用较少的硬件实现资源，并能通过预存于FPGA内的多径信道参数将信道配置成应用于多种环境的时变基带多径信道，能较好地适用于各种无线通信系统的实际应用中。为了实现上述目的，本专利技术方法的思路是：首先将串行的输入信号存储在可编程逻辑门阵列FPGA的存储器内，然后利用伪噪声PN序列产生伪随机数，构建改进型瑞利信道模型，产生瑞利信道输出信号，设置瑞利信道总数，添加多径时延与多径衰落，生成时变多径信道输出，最后添加高斯白噪声，获得输出信号。本专利技术的模拟装置包括四个模块：信号输入模块、瑞利信道产生模块、多径叠加模块、信道输出模块，各模块通过可编程逻辑门阵列FPGA实现，其中：所述的信号输入模块，用于接收串行的输入信号，并将其存储在可编程逻辑门阵列FPGA的存储器内。所述的瑞利信道产生模块，用于生成四组伪噪声PN序列，将四组伪噪声PN序列合并成一组四位二进制数,并缩小16倍，产生精度为0.0625，在0到1之间服从均匀分布的一组伪随机数组,以一组从0到1的间隔为的分数为查找索引，以该组分数的所有余弦值为查找结果，生成一张余弦查找表，将余弦查找表存于可编程逻辑门阵列FPGA的只读存储器ROM中,可编程逻辑门阵列FPGA分别计算待构建的改进型瑞利信道模型中，每一径信号到达信道模型接收端的第一相位值和第二相位值,计算改进型瑞利信道模型的输出值，将改进型信道模型的输出与存储于可编程逻辑门阵列FPGA的输入信号相乘，产生瑞利信道输出信号。所述的多径叠加模块，用于根据待模拟的无线通信信道环境的需求，多径叠加模块设置待模拟时变多径信道的路径总数、各条信道路径的时延、各条信道路径衰落，并将设置的三种多径参数存储于可编程逻辑门阵列FPGA的存储器内，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的路径总数，可编程逻辑门阵列FPGA根据时变多径信道的路径总数，设置时变多径信道中使用的瑞利信道的数目，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的各条信道路径时延，可编程逻辑门阵列FPGA分别给各条路径上的瑞利信道信号输出做延时操作，得到加时延信号，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的各条信道路径衰落，可编程逻辑门阵列FPGA分别给各条路径的加延时信号加衰落，得到各条路径上的加衰落信号，将所有路径的加衰落信号叠加，得到一个多径总衰落信号。所述的信号输出模块，用于利用基带近似高斯白噪声公式，信号输出模块在多径总衰落信号上添加基带近似高斯白噪声，得到模拟的时变基带多径信道的输出信号。本专利技术的模拟方法是通过基于FPGA的时变基带多径信道模拟装置实现的，具体步骤如下：(1)获取输入信号：信号输入模块接收串行的输入信号，并将其存储在可编程逻辑门阵列FPGA的存储器内。(2)产生瑞利信道输出信号；(2a)瑞利信道产生模块生成四组伪噪声PN序列，将四组伪噪声PN序列合并成一组四位二进制数。(2b)瑞利信道产生模块将合并后的一组四位二进制数缩小16倍，产生精度为0.0625，在0到1之间服从均匀分布的一组伪随机数组。(2c)瑞利信道产生模块以一组从0到1的间隔为的分数为查找索引，以该组分数的所有余弦值为查找结果，生成一张余弦查找表，将余弦查找表存于可编程逻辑门阵列FPGA的只读存储器ROM中。(2d)按照下式，可编程逻辑门阵列FPGA分别计算待构建的改进型瑞利信道模型中，每一径信号到达信道模型接收端的第一相位值和第二相位值：其中，θ1,n(t)表示待构建的改进型瑞利信道模型，在采样t时刻第n径信号到达信道模型接收端的第一相位值,ρ表示随机因子，ρ是0到1之间服从均匀分布的一组伪随机数组，n表示待构建的改进型瑞利信道模型当前径数，n取值为1到M的整数，M表示待构建的改进型瑞利信道模型总径数，fm表示最大多普勒频移，t表示采样时间，αn表示待构建的改进型瑞利信道模型中的常量，θ2,n(t)表示待构建的改进型瑞利信道模型，在采样t时刻第n径信号到达信道模型接收端的第二相位值。(2e)按照下式，可编程逻辑门阵列FPGA计算得到多普勒功率谱为“U”形谱，幅度值随着时间随机变化的改进型瑞利信道模型的输出值：其中，X(t)表本文档来自技高网...

【技术保护点】
一种基于FPGA的时变基带多径信道模拟装置，包括四个模块：信号输入模块、瑞利信道产生模块、多径叠加模块、信道输出模块，各模块通过可编程逻辑门阵列FPGA实现，其中：所述的信号输入模块，用于接收串行的输入信号，并将其存储在可编程逻辑门阵列FPGA的存储器内；所述的瑞利信道产生模块，用于生成四组伪噪声PN序列，将四组伪噪声PN序列合并成一组四位二进制数,并缩小16倍，产生精度为0.0625，在0到1之间服从均匀分布的一组伪随机数组,以一组从0到1的间隔为

【技术特征摘要】
1.一种基于FPGA的时变基带多径信道模拟装置，包括四个模块：信号输入模块、瑞利信道产生模块、多径叠加模块、信道输出模块，各模块通过可编程逻辑门阵列FPGA实现，其中：所述的信号输入模块，用于接收串行的输入信号，并将其存储在可编程逻辑门阵列FPGA的存储器内；所述的瑞利信道产生模块，用于生成四组伪噪声PN序列，将四组伪噪声PN序列合并成一组四位二进制数,并缩小16倍，产生精度为0.0625，在0到1之间服从均匀分布的一组伪随机数组,以一组从0到1的间隔为的分数为查找索引，以该组分数的所有余弦值为查找结果，生成一张余弦查找表，将余弦查找表存于可编程逻辑门阵列FPGA的只读存储器ROM中,可编程逻辑门阵列FPGA分别计算待构建的改进型瑞利信道模型中，每一径信号到达信道模型接收端的第一相位值和第二相位值,计算改进型瑞利信道模型的输出值，将改进型信道模型的输出与存储于可编程逻辑门阵列FPGA的输入信号相乘，产生瑞利信道输出信号；所述的多径叠加模块，用于根据待模拟的无线通信信道环境的需求，多径叠加模块设置待模拟时变多径信道的路径总数、各条信道路径的时延、各条信道路径衰落，并将设置的三种多径参数存储于可编程逻辑门阵列FPGA的存储器内，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的路径总数，可编程逻辑门阵列FPGA根据时变多径信道的路径总数，设置时变多径信道中使用的瑞利信道的数目，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的各条信道路径时延，可编程逻辑门阵列FPGA分别给各条路径上的瑞利信道信号输出做延时操作，得到加时延信号，从可编程逻辑门阵列FPGA的存储器内，读取时变多径信道的各条信道路径衰落，可编程逻辑门阵列FPGA分别给各条路径的加延时信号加衰落，得到各条路径上的加衰落信号，将所有路径的加衰落信号叠加，得到一个多径总衰落信号；所述的信号输出模块，用于利用基带近似高斯白噪声公式，信号输出模块在多径总衰落信号上添加基带近似高斯白噪声，得到模拟的时变基带多径信道的输出信号。2.一种基于FPGA的时变基带多径信道模拟方法，通过基于FPGA的时变多径基带信道的模拟装置实现以下步骤：(1)获取输入信号：信号输入模块接收串行的输入信号，并将其存储在可编程逻辑门阵列FPGA的存储器内；(2)产生瑞利信道输出信号；(2a)瑞利信道产生模块生成四组伪噪声PN序列，将四组伪噪声PN序列合并成一组四位二进制数；(2b)瑞利信道产生模块将合并后的一组四位二进制数缩小16倍，产生精度为0.0625，在0到1之间服从均匀分布的一组伪随机数组；(2c)瑞利信道产生模块以一组从0到1的间隔为的分数为查找索引，以该组分数的所有余弦值为查找结果，生成一张余弦查找表，将余弦查找表存于可编程逻辑门阵列FPGA的只读存储器ROM中；(2d)按照下式，可编程逻辑门阵列FPGA分别计算待构建的改进型瑞利信道模型中，每一径信号到达信道模型接收端的第一相位值和第二相位值：其中，θ1,n(t)表示待构建的改进型瑞利信道模型，在采样t时刻第n径信号到达信道模型接收端的第一相位值,ρ表示随机因子，ρ是0到1之间服从均匀分布的一组伪随机数组，n表示待构建的改进型瑞利信道模型当前径数，n取值为1到M的整数，M表示待构建的改进型瑞利信道模型总径数，fm表示最大多普勒频移，t表示采样时间，αn表示待构建的改进型瑞利信道模型中的常量，θ2,n(t)表示待构建的改进型瑞利信道模型，在采样t时刻第n径信号到达信道模型接收端的第二相位值；(2e)按照下式，可编程逻辑门阵列FPGA计算得到多普勒功率谱为“U”形谱，幅度值...

【专利技术属性】
技术研发人员：宫丰奎，孙殿杰，孙炳，李果，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61