一种用于DP‑QPSK接收机的高速ADC的测试系统和方法技术方案

一种用于DP‑QPSK接收机的高速ADC的测试系统和方法，包括：仿真模块，用于产生DP‑QPSK数据流并进行耦合、移相后输出数据流；任意波形发生器，与仿真模块相连以接收数据流，输出高速模拟信号和时钟信号；高速ADC，与任意波形发生器相连，用于将高速模拟信号和时钟信号转换为高速数字信号；高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至仿真模块；仿真模块接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。本发明专利技术的系统和方法单独对高速ADC进行测试，测试方法和步骤简单、成本低。

A test system for high speed ADC DP QPSK receiver and method

A system and method for testing, high speed ADC DP QPSK receiver includes a simulation module for generating DP QPSK data flow and coupling, phase shifted output data stream; arbitrary waveform generator is connected with the simulation module to receive the data stream, the output high speed analog signal and clock signal; high speed ADC,. With the arbitrary waveform generator for high speed analog signal and the clock signal is converted into digital signal; cache circuit is connected with the high-speed ADC for high speed digital signal conversion for low speed digital signal; logic analyzer is connected with the cache circuit for low speed digital signal sent to the simulation module; the simulation module receives the low speed digital signal signal recovery, will restore the original signal with the signal comparison test. The system and the method of the invention separately test the high-speed ADC, and the testing method and steps are simple and the cost is low.

【技术实现步骤摘要】
一种用于DP-QPSK接收机的高速ADC的测试系统和方法
本专利技术涉及光通讯光纤传输系统
，尤其是一种用于DP-QPSK接收机的高速ADC的测试系统和方法。
技术介绍
近年来,相移键控编码技术(DP-QPSK)和相干检测结合提供了高效的光谱利用率。相对于传统上的强度直接编码和直接检测,双偏振相干四相相移键控编码(DP-QPSK)可以大大的提高每个传输波长携带信息的能力。DP-QPSK的编码解调的原理是：信号通过偏振分光棱镜分为两路,与本地振荡器通过保偏光强分光棱镜分为的两路光在两90°移向器中进行耦合。每个90°移相器有两个臂和差分输出。在本地振荡器的那路，下臂的长度要比上臂长四分之一个周期。90度移相器后有8个光电检测器(PD)或4组的平衡光电检测器。在上臂平衡光电检测器看到的是相内拍积，在下臂平衡光电检测器看到的是相外拍积。平衡光电检测器产生的差分信号被后续的跨阻放大器转换成电压信号。跨阻放大器的差分输出经过模数转换进入后继的数字信号处理模块(DSP)进行数据的还原。DSP中最关键的部件是高速模数转换芯片。其提供了把模拟信号转换成数字信号已进行下一步的算法处理的功能。目前的在DP-QPSK系统中测试高速ADC的方法存在固有的缺陷：用硬件搭建完整的高速DP-QPSK系统非常昂贵，且ADC一般集成在商用的DSP里，无法单独进行评估，同时需要开发复杂的FPGA算法。
技术实现思路
本专利技术的主要目的在于克服现有技术中的针对现有的在DP-QPSK系统中测试高速ADC成本过高且无法单独评估的缺陷，提出一种用于DP-QPSK接收机的高速ADC的测试系统和方法。本专利技术采用如下技术方案：一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于，包括仿真模块，用于产生DP-QPSK数据流并进行耦合、移相后输出数据流；任意波形发生器，与仿真模块相连以接收数据流，输出高速模拟信号和时钟信号；高速ADC，与任意波形发生器相连，用于根据时钟信号将高速模拟信号转换为高速数字信号；高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至仿真模块；仿真模块接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。优选的，所述仿真模块包括DP-QPSK仿真模块和Labview控制模块，该DP-QPSK仿真模块用于产生DP-QPSK数据流，再进行耦合、移相后输出，及接收所述低速数字信号进行信号恢复及比对；该Labview控制模块用于实现DP-QPSK仿真模块与任意波形发生器和逻辑分析仪之间的数据通信。优选的，所述DP-QPSK仿真模块包括信号输入单元、本振单元、偏振分光棱镜单元、移相器单元、光电二极管单元和变阻放大器单元；该信号输入单元用于产生DP-QPSK数据流；该本振单元用于产生本振激光器的数据流；该偏振分光棱镜单元与信号输入单元和本振单元相连以将DP-QPSK数据流和本振激光器的数据流分别分成两路信号；该移相器单元与偏振分光棱镜单元相连以将信号进行耦合、移相；该光电二极管单元与移相器单元相连以将光信号转换成电信号；该变阻放大器单元与光电二极管单元相连以进行信号放大。优选的，所述Labview控制模块与所述任意波形发生器、所述逻辑分析仪和DP-QPSK仿真模块之间分别通过GPIB总线、TCP/IP协议和数据文件实现相连或数据交换。优选的，所述DP-QPSK仿真模块包括DSP模块，用于接收收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。优选的，所述任意波形发生器设有一对模拟差分信号输出口和四路时钟输出口，每路时钟输出口相位相差90°。优选的，所述逻辑分析仪的读取速率须小于所述高速缓存电路缓存所支持的最大读取速率；所述逻辑分析仪的采集位数大于所述高速ADC的有效位数和芯片时钟个数之和。优选的，所述高速缓存电路设有串行转并行电路和Flash缓存。优选的，所述高速ADC采用时间交织的分级采样结构。一种用于DP-QPSK接收机的高速ADC的测试方法，其特征在于，1)通过仿真模块产生DP-QPSK数据流并进行耦合、移相后输出数据流；2)将数据流输入任意波形发生器以输出高速模拟信号和时钟信号，3)高速ADC根据时钟信号将高速模拟信号转换为高速数字信号；4)通过高速缓存电路将高速数字信号转换为低速数字信号；5)将低速数字信号发送至仿真模块进行信号恢复，将恢复的信号与原始信号进行比对实现测试。由上述对本专利技术的描述可知，与现有技术相比，本专利技术具有如下有益效果：本专利技术的系统和方法，采用仿真模块产生DP-QPSK数据流，进行处理后输出数据流送至任意波形发生器、高速ADC、高速缓存电路、逻辑分析仪等处理得到低速数字信号，将低速数字信号通过仿真模块进行信号恢复，将恢复的信号与原始信号进行比对实现测试和评估。本专利技术的系统和方法单独对高速ADC进行测试，测试方法和步骤简单、成本低。附图说明图1为本专利技术系统的组成模块图；图2为本专利技术DP-QPSK仿真模块的组成图；其中：10、仿真模块，11、DP-QPSK仿真模块，12、Labview控制模块，13、DSP模块，14、信号输入单元，15、本振单元，16、偏振分光棱镜,17、移相器，18、光电二极管，19、变阻放大器，20、任意波形发生器，30、高速ADC，40、高速缓存电路，50、逻辑分析仪。具体实施方式以下通过具体实施方式对本专利技术作进一步的描述。参照图1、图2，一种用于DP-QPSK接收机的高速ADC的测试系统，包括：仿真模块10、任意波形发生器20、高速ADC30、高速缓存电路40、逻辑分析仪50等。该仿真模块10包括DP-QPSK仿真模块11和Labview控制模块12。该DP-QPSK仿真模块11用于产生DP-QPSK数据流，再进行耦合、移相后输出，及接收低速数字信号进行信号恢复及比对。参照图2，DP-QPSK仿真模块11包括信号输入单元14、本振单元15、偏振分光棱镜单元、移相器单元、光电二极管单元和变阻放大器单元。该信号输入单元14用于产生DP-QPSK数据流。该本振单元15用于产生本振激光器的数据流。该偏振分光棱镜单元包括两偏振分光棱镜16，分别与信号输入单元14和本振单元15相连以将DP-QPSK数据流和本振激光器的数据流分别分成两路信号。该移相器单元包括两移相器17，该两移相器17分别与两偏振分光棱镜16一一对应相连以将接入的两路信号进行耦合及90°移相。该光电二极管单元包括多个光电二极管18，分别与移相器17的输出端相连以将光信号转换成电信号，每个移相器17连接四个光电二极管18。该变阻放大器单元包括多个变阻放大器19，每个变阻放大器19与连接同一移相器17的两个光电二极管18相连以进行信号放大。该Labview控制模块12用于实现DP-QPSK仿真模块11与任意波形发生器20和逻辑分析仪50之间的数据通信。该Labview控制模块12与任意波形发生器20、逻辑分析仪50和DP-QPSK仿真模块11之间分别通过GPIB总线、TCP/IP协议和数据文件实现相连或数据交换。因Labview控制模块12和DP-QPSK仿真模块11不能直接交换数据，所以采用txt或csv文件等数据文本文档来自技高网...

【技术保护点】
一种用于DP‑QPSK接收机的高速ADC的测试系统，其特征在于，包括仿真模块，用于产生DP‑QPSK数据流并进行耦合、移相后输出数据流；任意波形发生器，与仿真模块相连以接收数据流，输出高速模拟信号和时钟信号；高速ADC，与任意波形发生器相连，用于根据时钟信号将高速模拟信号转换为高速数字信号；高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至仿真模块；仿真模块接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。

【技术特征摘要】
1.一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于，包括仿真模块，用于产生DP-QPSK数据流并进行耦合、移相后输出数据流；任意波形发生器，与仿真模块相连以接收数据流，输出高速模拟信号和时钟信号；高速ADC，与任意波形发生器相连，用于根据时钟信号将高速模拟信号转换为高速数字信号；高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至仿真模块；仿真模块接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。2.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述仿真模块包括DP-QPSK仿真模块和Labview控制模块，该DP-QPSK仿真模块用于产生DP-QPSK数据流，再进行耦合、移相后输出，及接收所述低速数字信号进行信号恢复及比对；该Labview控制模块用于实现DP-QPSK仿真模块与任意波形发生器和逻辑分析仪之间的数据通信。3.如权利要求2所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述DP-QPSK仿真模块包括信号输入单元、本振单元、偏振分光棱镜单元、移相器单元、光电二极管单元和变阻放大器单元；该信号输入单元用于产生DP-QPSK数据流；该本振单元用于产生本振激光器的数据流；该偏振分光棱镜单元与信号输入单元和本振单元相连以将DP-QPSK数据流和本振激光器的数据流分别分成两路信号；该移相器单元与偏振分光棱镜单元相连以将信号进行耦合、移相；该光电二极管单元与移相器单元相连以将光信号转换成电信号；该变阻放大器单元与光电二极管单元相连以进行信号放大。4.如权利要求2所述的一种用于DP-QPS...

【专利技术属性】
技术研发人员：陈哲，肖翔，赵龙，李豹，程玉华，高泉川，黄秋伟，
申请(专利权)人：厦门优迅高速芯片有限公司，
类型：发明
国别省市：福建,35