一种数模转换器的内部时钟时序矫正控制系统技术方案

本发明专利技术涉及一种数模转换器的内部时钟时序矫正控制系统，包括时序矫正数字电路、鉴相器、DAC芯片、外部数字电路、延时步长调节电路、模拟时钟产生电路和显示器，模拟时钟产生电路为DAC芯片提供模拟域时钟，延时步长调节电路产生与DAC芯片的模拟域时钟同频不同相的数字域时钟，鉴相器的输出端连接时序矫正数字电路的鉴相器反馈相位值输入端，时序矫正数字电路的延时步长输出端连接延时步长调节电路的输入端，时序矫正数字电路的实际相位值输出端连接显示器。本系统通过时序矫正数字电路对DAC芯片的数字域时钟进行矫正，通过鉴相器来反馈实时相位信息，自动的进行延时调整，最终把数字域时钟的相位调整到想要的位置，完成时序的矫正。

Internal clock timing correction control system for digital to analog converter

Correction of internal clock timing control system the present invention relates to a digital to analog converter, including the timing correction circuit, digital phase discriminator, DAC chip, external digital circuit, delay step regulating circuit, analog clock generating circuit and display, analog clock generating circuit for DAC chip provides analog domain clock delay step adjusting circuit generates the analog domain with the clock chip DAC with different frequency domain digital clock phase, the output of the phase detector end is connected with a timing correction circuit digital phase discriminator feedback phase value input, digital timing correction circuit delay step output end connected with the input end delay step regulation circuit, the actual phase timing correction of digital circuit output value connect the monitor. This system through the timing correction of digital domain digital clock circuit of DAC chip is corrected, to feedback information through real-time phase discriminator, automatically adjust the phase delay, the final adjustment of digital clock domain to the desired position, timing correction.

【技术实现步骤摘要】
一种数模转换器的内部时钟时序矫正控制系统
本专利技术涉及数字集成电路设计
，具体地说是涉及数模转换器的内部时钟时序矫正控制系统。
技术介绍
数模转换器即DAC（Digital-to-AnalogConverter）为混合信号芯片，内部同时拥有数字域时钟与模拟域时钟。超高速DAC芯片广泛应用于雷达、电子对抗及高速通信等电子系统中，由于这些电子系统需要较高的灵敏度要求，因此这就对芯片设计时对芯片内部自身的时序控制提出了较高要求，同时对芯片应用时的外部时钟及数据的相对时序关系也提出了较高要求。DAC芯片设计的重点和难点在于其数字域时钟与模拟域时钟之间的时序校正，在高速DAC芯片中，时序的问题显得尤为突出，时序在很大程度上决定了DAC芯片的性能，然而由于生产工艺以及电压、温度等外部因素的影响，DAC芯片的数字域时钟与模拟域时钟之间的时序关系经常发生变化，这就需要对时序进行校正，使DAC芯片的内部时序得到优化，以增加芯片的稳定可靠性，同时也需要追踪并校正由于环境影响而产生的时钟歪斜、时钟抖动等时序问题。
技术实现思路
本专利技术的目的在于提供一种数模转换器的内部时钟时序矫正控制系统，应用于D本文档来自技高网...

【技术保护点】
一种数模转换器的内部时钟时序矫正控制系统，其特征在于：包括时序矫正数字电路、鉴相器、DAC芯片、外部数字电路、延时步长调节电路、模拟时钟产生电路和显示器，所述外部数字电路的信号输出端连接DAC芯片的信号输入端，DAC芯片从外部数字电路中采集14位数据，所述时序矫正数字电路上设有鉴相器反馈相位值输入端、延时步长输入端、目标相位值设定端、实际相位值输出端、延时步长输出端，所述模拟时钟产生电路连接DAC芯片并为DAC芯片提供模拟域时钟，所述模拟时钟产生电路连接延时步长调节电路使延时步长调节电路产生与DAC芯片的模拟域时钟同频不同相的数字域时钟，所述模拟时钟产生电路连接鉴相器为鉴相器提供模拟域时钟，所...

【技术特征摘要】
1.一种数模转换器的内部时钟时序矫正控制系统，其特征在于：包括时序矫正数字电路、鉴相器、DAC芯片、外部数字电路、延时步长调节电路、模拟时钟产生电路和显示器，所述外部数字电路的信号输出端连接DAC芯片的信号输入端，DAC芯片从外部数字电路中采集14位数据，所述时序矫正数字电路上设有鉴相器反馈相位值输入端、延时步长输入端、目标相位值设定端、实际相位值输出端、延时步长输出端，所述模拟时钟产生电路连接DAC芯片并为DAC芯片提供模拟域时钟，所述模拟时钟产生电路连接延时步长调节电路使延时步长调节电路产生与DAC芯片的模拟域时钟同频不同相的数字域时钟，所述模拟时钟产生电路连接鉴相器为鉴相器提供模拟域时钟，所述延时步长调节电路连接鉴相器为鉴相器提供数字域时钟，所述延时步长调节电路连接外部数字电路并为外部数字电路提供数字域时钟，所述鉴相器的输出端连接时序矫正数字电路的鉴相器反馈相位值输入端，所述时序矫正数字电路的延时步长输出端连接延时步长调节电路的输入端，所述时序矫正数字电路的实际相位值输出端连接显示器。2.如权利要求1所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述时序矫正数字电路上设有手动/自动模式的切换端口、相位滞后设定端、相位超前设定端、实际相位滞后输出端、实际相位超前输出端、锁定相位输出端和丢失相位输出端，所述延时步长输入端、目标相位值设定端、手动/自动模式的切换端口、相位滞后设定端、相位超前设定端均为数据配置端口，均连接外部数字电路，所述实际相位滞后输出端、实际相位超前输出端、锁定相位输出端和丢失相位输出端均连接显示器。3.如权利要求2所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述延时步长输入端和延时步长输出端的延时步长值范围为0-432步，所述目标相位值设定端设定的目标相位值、鉴相器反馈相位值输入端输入的反馈相位值和实际相位值输出端输出的实际相位值的范围均为0-16。4.如权利要求3所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述时序矫正数字电路具有手动模式和自动模式两种矫正工作模式，并且两种矫正工作模式通过手动/自动模式的切换端口进行切换调整，所述时序矫正数字电路能够根据鉴相器反馈的需要矫正时序的信号的实时相位信息，手动/自动地进行延时步长值调整操作，最终把需要矫正时序的信号的相位值调整到目标相位值，完成该信号的时序矫正。5.如权利要求4所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，当时序矫正数字电路工作于手动模式时，延时步长输出端输出的延时步长值与延时步长输入端设定的延时步长值保持一致；当时序矫正数字电路工作于自动模式时，时序矫正数字电路的调整延时步长值操作分为搜索阶段、追踪阶段开展，首先进入搜索阶段，延时步长输入端设定的延时步长值作为搜索阶段的初始歩长值，时序矫正数字电路自动调节延时步长值来改变需要矫正时序的信号的相位，直到显...

【专利技术属性】
技术研发人员：张若平，张东亮，
申请(专利权)人：南京德睿智芯电子科技有限公司，
类型：发明
国别省市：江苏,32