用于增强分支预测效率的指令序列缓冲器制造技术

本申请涉及用于增强分支预测效率的指令序列缓冲器。根据本发明专利技术，提出一种用于输出可替换指令序列的方法。该方法包括追踪重复命中以确定微处理器的频繁命中指令序列的集合。标识频繁错失预测的分支指令，其中该分支指令的预测结果经常是错误的。将分支指令目标的可替换指令序列存储到缓冲器中。对于在分支指令的预测结果错误的情况下针对分支指令的后续命中，从缓冲器输出可替换指令序列。

【技术实现步骤摘要】
用于增强分支预测效率的指令序列缓冲器本申请是国际申请号为PCT/US2011/055917，国际申请日为2011/10/12，进入国家阶段的申请号为201180057070.5，题为“用于增强分支预测效率的指令序列缓冲器”的专利技术专利申请的分案申请。
本专利技术总体上涉及数字计算机系统，尤其涉及一种用于选择包括指令序列的指令的系统和方法。
技术介绍
改进计算机架构性能是一项困难的任务。已经通过频率定标、单指令多数据(SIMD)、超长指令字(VLIW)、多线程和多处理器技术寻求改进。这些方法主要以程序执行的吞吐量的改进为目标。许多技术要求软件明确地揭示并行性。与之相反，频率定标对吞吐量和延时均有所改进而并不要求软件明确注明并行性。近来，频率定标碰上了功率壁垒，从而通过频率定标的改进是困难的。因此，除非表达出大量明确的软件并行化，否则难以提高吞吐量。关于单线程程序执行，由支配程序控制流的分支指令对程序执行进行控制。当分支指令是有条件的或者分支目标是间接的时，程序指令序列是动态的。在这样的情况下，处理器的提取逻辑针对条件分支查明该分支被采取还是未被采取是必需的。这使得提取逻辑能够引入紧随本文档来自技高网...

【技术保护点】
一种用于输出可替换指令序列的方法，包括：追踪重复命中以确定微处理器的频繁命中指令序列的集合；标识频繁错失预测的分支指令，其中所述分支指令的预测结果经常是错误的；将所述分支指令的可替换指令序列存储到缓冲器中；对于在所述分支指令的所述预测结果错误的情况下针对所述分支指令的后续命中，从所述缓冲器输出所述可替换指令序列。

【技术特征摘要】
2010.10.12 US 61/392,3911.一种用于输出可替换指令序列的方法，包括：追踪重复命中以确定微处理器的频繁命中指令序列的集合；标识频繁错失预测的分支指令，其中所述分支指令的预测结果经常是错误的；将所述分支指令的可替换指令序列存储到缓冲器中；对于在所述分支指令的所述预测结果错误的情况下针对所述分支指令的后续命中，从所述缓冲器输出所述可替换指令序列。2.一种用于输出可替换指令序列的系统，所述系统包括：提取模块，所述提取模块访问包括多个分支指令的多个指令；缓冲器，所述缓冲器存储可替换指令序列；其中所述提取模块追踪重复命中以确定微处理器的频繁命中指令序列的集合；其中所述提取模块标识频繁错失预测的分支指令，其中所述分支指令的预测结果经常是错误的；所述提取模块将所述分支指令的可替换指令序列存储到所述缓冲器中；对于在所述分支指令的所述预测结果错误的情况下针对所述分支指令的后续命中，所述提取模块从所述缓冲器输出所述可替换指令序列。3.根据权利要求2所述的系统，其中标识多个错失预测的分支指令，并且在所述缓冲器中存储相对应的多个相应的可替换指令序列。4.根据权利要求2所述的系统，其中可替换指令序列被存储为跟随分...

【专利技术属性】
技术研发人员：M·阿卜杜拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US